JPH0144629B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、エレベータ制御装置に接続されエ
レベータ運行時の諸データを収集処理および記録
するエレベータのデータ収録装置に関する。

最近のエレベータには、複数台のエレベータを
効率的に運行させ乗客を目的階に早く到着させる
ことを目的とした群管理にマイクロコンピユータ
などの集積回路で構成された制御回路が採用さ
れ、乗場の呼情報、乗客の乗降数など大量の情報
を瞬時に処理し、上記群管理をさらにきめ細いも
のにしている。

また、個々のエレベータにおいても、駆動制御
から運転管理まで上記のマイクロコンピユータな
どの集積回路で構成された制御回路により大量の
情報を高速に処理し、制御そのものが高性能なも
のとなつてきている。

一方、これらのエレベータの制御装置の性能評
価や故障解析においても、その制御と同様に大量
の情報を処理する必要があり、性能評価並びに故
障解析専用のデータ収集および統計処理を行なう
データ収録装置なるものが出現しており、大量の
データが長時間にわたり収録できるようになつて
いる。

しかし、これらの収録装置は、データ出力装置
として、プリンタ、磁気テープ、磁気デイスクな
どの装置を備えているが、データ収録中にプリン
タでは記録用紙の紙切れや紙づまり、磁気テープ
ではテープ切れや回転異常などの異常状態が発生
することがあり、一般にデータの収録は無人で行
なわれるため、データ収集および統計処理結果の
貴重なデータが無駄に捨てられることがあつた。

この発明は、上記従来の欠点を解消するために
なされたもので、動作中にデータの出力装置の異
常時には、処理結果をデータ出力装置に出力せ
ず、引き続き処理を継続し、エレベータの収集デ
ータを無駄にしないエレベータのデータ収録装置
を提供することを目的とする。

以下、図面に基づきこの発明のエレベータのデ
ータ収録装置の実施例を説明する。第１図はその
一実施例の構成を示すブロツク図である。この第
１図における１はマイクロコンピユータなどの電
子計算機からなる処理装置であり、この処理装置
の入力回路６には、エレベータ制御装置２、デー
タ入力装置３、時計回路４、スイツチ回路５から
の動作指令信号５ａ、異常検出回路１８の出力が
それぞれ入力されるようになつている。

データ入力装置３はキーボード操作などによ
り、必要なデータを生成するものである。また、
時計回路４は時々刻々の現時刻を出力するもので
あり、さらに、上記入力回路６は上記各入力を取
り込むための変換回路からなるものである。

処理装置１はこの入力回路６、入力回路６から
取り込まれた各信号を演算処理する中央演算処理
装置（以下CPUという）７と、CPU７の演算結
果などのデータを記憶する読み書き可能メモリと
してのRAM―Ａ８，RAM―Ｂ９と、プログラ
ムおよび一定値データなどを記憶する読み出し専
用メモリとしてのROM１０と、CPU７からの信
号を出力する変換器からなる出力回路１１とで構
成されたものである。

一方、１２は出力回路１１から処理装置１で演
算処理されたデータを出力信号線１１ａを通して
記録するプリンタ、磁気テープなどのデータ出力
装置であり、１１ｂは処理装置１によつて時計回
路４の現時刻を設定するためのデータを出力する
信号線である。

また、１３はエレベータ制御装置２を除く第１
図中の回路に電源を供給する電源装置であり（電
源供給線は省略）、１４は電源装置１３の出力を
監視して正常出力値となつた時点で、CPU７の
割込入力INTに割込信号１４ａを出力する電源
監視回路である。

また、無停電々源装置１５は充電池などで構成
され、その出力はダイオード１６を介して、時計
回路４およびRAM―Ａ８に電源を供給するよう
にしている。そして、時計回路４とRAM―Ａ８
にはダイオード１７を介して電源装置１３からも
電源が供給されるようになつている。

さらに、上記異常検出回路１８はプリンタであ
れば紙づまり、紙切れ、磁気デイスクまたは磁気
テープでは、回転異常などのデータ検出装置１２
の異常を検出し、入力回路６へ出力を発生するも
のである。

第２図は、RAM―Ａ８の内容を示すものであ
り、データ入力装置３から得られたデータで、３
０は統計処理結果の出力サンプリング時間TSが
記憶されたメモリ、３１は複数の統計処理プログ
ラムの選択データSPROが記憶されたメモリ、３
２は時計回路４の出力時刻値を記憶するメモリ
TIME１である。

第３図は、RAM―Ｂ９の内容を示すものであ
り、図中３７はデータ入力装置３から必要なデー
タが入力されると「１」となり、それ以外で
「０」となる動作準備完了フラツグFLAG１が記
憶されたメモリ、３８は、統計処理動作が停止し
たことを検出すると「１」となり、その停止情報
をデータ出力装置１２に出力すると「０」となる
動作停止検出フラツグFLAG２が記憶されたメモ
リ、３９は、統計処理結果をデータ出力装置１２
に出力すべき時刻に「１」となり、データが出力
されると「０」になるサンプリング出力時刻検出
フラツグFLAG３が記憶されたメモリである。

また、４０はデータ出力装置１２の異常が検出
されたとき「１」、正常に復帰したとき「０」と
なるデータ出力装置１２の異常検出フラツグ
FLAG４が記憶されたメモリ、４１はデータ入力
装置３によつて設定され、入力回路６を通して得
られた時計回路４の初期設定時刻が記憶されたメ
モリTIME２，４２は入力回路６を通して時計回
路４より得られた現時刻を格納するメモリTIME
３，４４は処理回路１の動作が停止した時刻を格
納するメモリTSTOP１，４３は動作が再開した
ときの時刻を格納するメモリTSTART１，４６
はデータ出力装置１２に異常が発生した時刻を格
納するメモリTSTOP２，４５はデータ出力装置
１２が正常に復帰した時刻を格納するメモリ
TSTART２，４７はCPU７の演算処理結果のサ
ンプリング出力時刻が記憶されたメモリ
TSAMP、４８はエレベータ制御装置２から入力
回路６を介して採取された複数のデータ群を格納
するメモリDIN₁〜DINm、そして、４９は演算
処理された結果のデータ群が格納されたメモリ
DOUT₁〜DOUTnである。

第４図は、ROM１０に記憶されたエレベータ
のデータ収録装置のプログラム全体構成を示すも
のであり、図中５０は各データの初期値を設定す
るための初期値設定プログラム、５１はデータ入
力装置３から入力回路６を通してRAM―Ａ８に
データを書き込む動作準備プログラム、５２は時
計回路４の出力時刻を現時刻に設定する時計初期
設定プログラム、５３はこのエレベータのデータ
収録装置が停電などにより動作が停止し、また復
帰した時刻を検出する動作停止検出プログラム、
５４は複数の統計演算処理プログラムのうち、実
行すべきプログラムを選択し、実行する演算処理
プログラムの選択および実行プログラム、５５は
演算処理結果のデータを出力回路１１を通してデ
ータ出力装置１２へ出力すべき時刻を検出して出
力するデータ出力プログラムである。

次に、以上のように構成されたこの発明のエレ
ベータのデータ収録装置の動作について説明す
る。

まず、このデータ収録装置のスイツチ５がオフ
の状態で電源スイツチ（図示しない）が投入され
ると、電源装置１３から電源が供給され始め、電
源監視回路１４より、供給電源の出力電圧値が所
定の値に達した時点で信号線１４ａを通して、
CPU７の割込入力INTにパルス信号が供給され、
第４図のプログラムの実行が開始される。

最初の初期設定プログラム５０ではRAM―Ｂ
９の内容がすべて「０」にクリアされて、次の動
作準備プログラム５１が作動する。

すなわち、第５図に詳細を示す通り、手順６０
において入力回路６を通してスイツチ５の動作指
令信号５ａが入力され、スイツチ５がオン状態か
否かが判定され、YESならば次のプログラム５
２が作動する。

NOの場合、手順６１に進み、FLAG１が
「０」であるかの判定が行なわれる。このとき、
初期値設定プログラム５０において、RAM―Ｂ
９の内容はすべて「０」に設定されてあるので、
FLAG＝０であり、次の手順６２，６３，６４，
６５へと進む。

手順６２，６３，６４はデータ入力装置３によ
つて設定されるデータが入力回路６を通して、
RAM―Ａ８に書き込まれる手順である。

手順６２では、時計回路４に初期設定時刻、た
とえばＸ時Ｙ分Ｚ秒という値がRAM―Ｂ９のメ
モリ４１のTIME２に書き込まれ、手順６３で
は、演算処理結果の出力時間間隔、すなわちサン
プリング時間Ｓ分がRAM―Ａ８のメモリ３０
TSに書き込まれ、手順６４では複数の演算処理
プログラム、ここでは２種類であるプログラム
Ａ、プログラムＢがあるものとして、その指定
値、ＡまたはＢがRAM―Ａ８のメモリ３１
SPROに書き込まれる。そして、手順６５ではこ
のプログラム５１の通過を示すフラツグFLAG１
が「１」にセツトされ、手順６０に戻る。

次に、スイツチ５がまだオフ状態であれば、手
順６１でNOと判定され、再び手順６０に戻り、
スイツチ５がオン状態になるまで、手順６０と６
１が繰り返される。

すなわち、手順６２から６５までは電源投入時
１回通過するのみで、動作準備完了の状態とな
り、スイツチ５がオン状態になるまでは待ちの状
態となる。

次に、手順６２で設定された時刻にスイツチ５
が投入されると手順６０ではYESの方に進み、
次の時計初期設定プログラム５２が作動する。

すなわち、第６図に詳細を示す通り、まず、手
順６６でフラツグFLAG１の状態がチエツクさ
れ、このとき、手順６５ですでにフラツグFLAG
１「１」に設定されているため、手順６７，６
８，６９へと進む。

手順６７では、手順６２で設定された時計回路
４の初期設定時刻値TIME２が出力回路１１およ
び信号線１１ｂを通して、時計回路４に出力さ
れ、時計回路４は現時刻に時刻合わせが行なわれ
る。

手順６８では、時刻合わせの時刻値、すなわち
メモリ４１のTIME２の内容がメモリ３２の
TIME１上に書き込まれ保存される。そして、手
順６９でフラツグFLAG１が「０」にセツトさ
れ、次の動作停止検出プログラム５３へと進むこ
とになる。

したがつて、次のプログラムサイクルにおける
手順６６ではFLAG１＝０であるから、手順６
７，６８，６９は実行されず、電源投入時に１回
のみ実行されることになる。

次の動作停止検出プログラム５３では、第７図
に詳細を示す通り、まず手順７０で時計回路４の
出力である現時刻値TCLKが入力回路６を介して
読み取られ、メモリ４２のTIME３へ書き込まれ
る。

手順７１では、メモリ３２のTIME１とメモリ
４２のTIME３の内容である保存時刻値と現時刻
値の差があらかじめ定められた微少時間TD（少
くともプログラムサイクル時間よりも大なる時間
値）よりも小さいか否かが判定され、時間TDよ
りも大であれば、手順７２，７３，７４へと進
む。通常は｜TIME３−TIME１｜≦TDである
ため、次のプログラム５４へと進む。

もし、｜TIME３−TIME１｜＞TDであれば、
停電などの原因でプログラムの実行が停止したこ
とになるわけで、このときのメモリ４２のTIME
３の内容は、プログラムが再開された時刻であ
り、手順７２で動作再開時刻のメモリ４３の
TSTART１に書き込まれ、保存時刻のメモリ３
２のTIME１の内容はプログラム停止時刻であ
り、手順７３で動作停止時刻のメモリ４４の
TSTOP１に書き込まれる。

さらに、手順７４では、動作停止が検出された
ことを示すメモリ３８の動作停止検出フラツグ
FLAG２が「１」にセツトされ、プログラム５４
へと進む。

次のプログラム５４は、演算処理プログラムの
選択および実行プログラムであり、第８図に詳細
を示す通り、手順７５ではメモリ３１のSPROの
内容がプログラムＡを指定するものであるか否か
の判定が行なわれ、YESなら手順７６のプログ
ラムＡの処理へ進み、NOであれば、手順７７の
プログラムＢを指定するものであるかの判定に進
み、YESであれば、手順７８のプログラムＢの
処理へと進む。ここで、NOであれば次のプログ
ラム５５へと進む。

手順７６，７８の処理は、エレベータのデータ
収録および統計処理であり、たとえば、各乗場、
呼び個数の計数であるとか、呼びの登録時間の算
出、平均の時間の算出などであるが、この平均時
間は上記各乗場の呼びの登録時間の累積値をそれ
ぞれの対応する各乗場呼びの個数の計数値で除す
れば得ることができ、かご呼びに対しても同様の
手法で算出するものである。

すなわち、この処理では、呼びなどのエレベー
タ制御装置からの信号を入力回路６を介して採取
し、メモリ４８のDIN₁〜DINmに保持し、これ
らのデータを使つて行なわれるわけで、処理結果
のデータは、メモリ４９のDOUT₁〜DOUTnに
保持される。

このプログラム５４は、この発明のエレベータ
のデータ収録装置の主たる動作ではあるが公知の
技術であり、この発明の目的とするところではな
いため、その詳細の説明は省略する。

次のプログラム５５では、第９図に詳細を示す
通り、まず手順７９では、サンプリング出力時刻
の設定がなされているかどうかの判定が行なわ
れ、メモリ３９のFLAG３の検出フラツグがチエ
ツクされ、「０」すなわち設定されていなければ
手順８０，８１へ、「１」すなわち設定されてい
れば、次の手順８２へ進む。

手順８０では、次のサンプリング出力時刻がメ
モリ４２のTIME３の内容である現時刻値をメモ
リ３０のサンプリング時間TSとの和で決められ、
メモリ４７のTSAMPに書き込まれる。手順８１
では、サンプリング時刻が設定されたことを示す
検出フラツグFLAG３が「１」にセツトされ次の
手順８２へ進む。

手順８２では、入力回路６から異常検出回路１
８の出力が読み込まれ、データ出力装置１２に異
常が発生している場合は、NOの方向の手順８３
へ進み、正常であればYESの方向の手順８７に
進む。

手順８３では、メモリTSAMの内容であるサ
ンプリング出力時刻がTIME３の現時刻に置き換
えられ次の手順８４で異常検出フラツグFLAG４
のチエツクがなされ、「１」であればこのデータ
出力プログラム５５は終了し、また「０」であれ
ば、手順８５で異常発生時刻のメモリTSTOP２
にTIME３の現時刻が書き込まれ、手順８６で異
常検出フラツグFLAG４が「１」にセツトされ、
データ出力プログラム５５を終了する。

すなわち、データ出力装置に異常があれば、手
順８３において、サンプリング出力時刻がプログ
ラムサイクル毎に現時刻に書きかえられ、また手
順８５は異常が発生したときに１回だけ通過する
ことになる。

ここで、データ出力装置に異常がない場合は、
手順８７において、サンプリング出力時刻である
か否かの判定がなされ、すなわちメモリ４２の
TIME３の内容がメモリ４７のTSAMPの内容に
一致もしくは大になつたかの判定がなされ、NO
であればこのデータ出力プログラムを終了し、
YESであれば手順８８，８９へと進む。

手順８８ではサンプリング検出フラツグFLAG
３が「０」にセツトされ、次のプログラムサイク
ルの手順８０において、新たな次のサンプリング
出力時刻が設定されるようにする。

手順８９はデータの出力処理でありプログラム
５４での処理結果、すなわちメモリ４９の
DOUT₁〜DOUTmのデータが出力回路１１およ
び出力信号線１１ａを通して、データ出力装置１
２に出力され出力が完了すると、次のサンプリン
グ処理のために、メモリ４９のDOUT₁〜
DOUTmはすべて「０」にクリヤされる。

次の手順９０では、動作停止検出フラツグ
FLAG２がチエツクされ、動作停止が無かつたと
き、すなわちFLAG＝０であれば次の手順９３へ
進む。

動作停止が有つた場合、すなわちFLAG＝１の
ときは、手順９１，９２を実行して、データ出力
プログラム５５を終了する。

手順９１はデータの出力処理であり、動作停止
時刻のメモリ４４のTSTOP１と動作再開時刻の
メモリ４３のTSTART２の内容が出力回路１１
および出力信号線１１ａを通してデータ出力装置
１２に出力される。

手順９２では、動作停止検出フラツグFLAG２
が「０」にセツトされるので、次のプログラムサ
イクルからは、手順９１，９２のデータの出力処
理は実施されなくなる。

すなわち、手順９１，９２は停電などによるプ
ログラムの実行が停止し、復帰したときのみ実行
されることになる。

手順９３は、データ出力装置１２に異常検出フ
ラツグFLAG４のチエツクで正常であれば、
YESの方向へ進みデータ出力プログラム５５を
終了するが、「１」であれば手順９４，９５，９
６へと進む。

手順９４は、メモリ４２のTIME３の内容であ
る現時刻をデータ出力装置１２が正常に復帰した
時刻を格納するメモリ４５のTSTART２へ書き
込む。

手順９５はメモリ４６のTSTOP２とメモリ４
５のTSTART２の内容、すなわちデータ出力装
置１２に異常が発生した時刻と正常に復帰した時
刻を、データ出力装置１２に出力し、記憶させる
出力処理３であり、次の手順９５で異常検出フラ
ツグFLAG４が「０」にセツトされ、データ出力
プログラム５５を終了する。

したがつて、次のプログラムサイクルの手順９
３では、FLAG4＝０となり、手順９４，９５，
９６は実行されず、また、次にデータ出力装置１
２に異常が発生しても、手順８５の異常発生時刻
の記憶動作が可能になる。

データ出力プログラム５５が終了すると、再び
動作準備プログラム５１に戻り、次のプログラム
サイクルに入つて、動作準備プログラム５１から
データ出力プログラム５５までが繰り返し実行さ
れる。

いま、プログラムの実行中に停電が発生し、処
理装置１の動作が停止したとしても、無停電電源
装置１５からダイオード１６を介してRAM―Ａ
８と時計回路４へは電源が供給され続けるため、
動作準備プログラム５１でデータ入力装置３から
設定されたサンプリング時間と、処理プログラム
選択指令と、停電直前の時刻は、RAM―Ａ８内
に保持されつづけ、また、時計回路も動作を継続
することができる。

したがつて、次に停電が復帰した場合は、電源
装置１３の出力電圧が所定値に達した時点で、電
源監視装置１４より、CPU７に信号線１４ａを
通して割り込みパルスが供給され、プログラムは
初期値設プログラム５４より自動的に再開され
る。

このとき、スイツチ５はすでにオン状態にある
ため、第５図の動作準備プログラム５１の手順６
０はYESの方に進み、手順６２〜６５の動作準
備手続は行なわれず、第６図の時計初期設定プロ
グラム５２もそのまま通過し、第７図の動作停止
検出プログラムの手順７１において初めて ｜TIME３−TIME１｜＞TDとなり、NOの方向
に進み、停電が発生した時刻と停電が復帰した時
刻がそれぞれメモリ４４のTSTOP１とメモリ４
３のTSTART１に保持され、第８図の演算処理
プログラム５４では停電中も保持された処理選択
指示データのメモリ３１のSPROの内容が停電復
帰後も使われ、正規の演算処理が実施される。

次に、第９図の出力プログラム５５では、同様
に停電中も保持されたサンプリング時間TSが使
われ、サンプリング出力時刻に演算処理の結果の
データが手順８９の出力処理１で出力される一
方、手順９１の出力処理２において動作停止、す
なわち停電開始の時刻と動作復帰、すなわち停電
復帰の時刻が出力されることになる。

一方、データ出力装置１２に異常が発生した場
合は、第９図の手順８２において直ちに検出さ
れ、手順８３においてサンプリング出力時刻が現
時刻に書き替えられる。

また、手順８５での異常が発生した時刻がメモ
リ４６のTSTOP２に保持されて、データ出力プ
ログラム５５の手順８９の演算処理結果のデータ
出力装置１２の出力処理１を行なわず次のプログ
ラムサイクルにはいる。

すなわち、データ出力装置１２の異常状態が回
復するまでサンプリング出力は行なわず、統計な
どの演算処理を継続することになる。

また、プログラムサイクル毎に手順８３におい
て、サンプリング出力時刻が現時刻に書き替えら
れているため、データ出力装置１２が正常に復帰
したときは、手順８７で直ちにサンプリング出力
時刻であると判定され、演算結果がデータ出力装
置１２に出力される。

さらに、手順９５において、データ出力装置１
２が復帰した最初のプログラムサイクルで、デー
タ出力装置１２の異常発生時刻と復帰時刻が格納
されたメモリ４６のTSTOP２とメモリ４５の
TSTART２の内容がデータ出力装置に出力され
る。

上述のような本実施例にあつては、データ出力
装置１２に異常が生じたことを処理装置１が判断
した時、サンプリング出力時刻検出フラグFLAG
３が「１」、即ち統計処理結果をデータ出力装置
１２に出力すべき時刻になつていてもデータ出力
装置１２への出力を禁止し、そして、データ出力
装置１２が異常状態になつている間、エレベータ
の運転に関するデータの採集及び統計処理を処理
装置１内で継続させると共に、エレベータの運転
信号を採集する毎にメモリ９の所定メモリエリア
内のデータ値を前記統計処理データに変更又は更
新させる構成になつているから、データ出力装置
に異常が発生している間に採集し統計処理したエ
レベータ運転に関する貴重なデータを無駄に捨て
ることなく有効に活用できると共に、データ出力
装置１２の異常時に継続される統計処理データに
より、これを記憶するメモリエリアをエレベータ
の運転信号の採集毎に書き替え、その同一メモリ
エリアの内容を変更または更新するから、呼び等
のエレベータの運転に関するデータなどを貯えて
おくための特別のメモリを用意することなく、従
前からあるメモリ９の容量だけで済み、メモリ９
の大容量化の必要がない。

さらにまた、データ出力装置１２の異常発生時
刻及びその復帰時刻を記憶することにより、デー
タ出力装置の正常復帰時に直ちに有効な統計処理
データをデータ出力装置へ出力し得る。

なお、上記実施例では、サンプリング出力時刻
を時計回路４の現時刻出力にサンプリング時間を
加えて決定しているが、あらかじめ定められた時
間またはプログラマブルに定められた時間毎に出
力を発生する公知のタイマ回路の中で、CPU７
に直接割込をかけてサンプリング出力処理を行わ
せ、データ出力装置１２に異常が発生したときは
この割込をブロツクするようにしてもよい。

また、所定時間毎に、割込信号によりプログラ
ムが起動する方式においては、プログラムサイク
ル毎に計数するプログラムカウンタの出力値が所
定値になつたことで、サンプリング出力時刻を検
出し、データ出力装置１２に異常が発生したとき
には、この計数動作を停止させても同様の効果が
得られることは言うまでもない。

以上のように、この発明のエレベータのデータ
収録装置によれば、エレベータのデータの収録動
作中に停電などの電源の異常が発生しても、その
復帰時点で自動的にプログラムが起動して、デー
タの収録動作を継続することが可能であるばかり
でなく、統計などの演算処理結果を記憶するデー
タ出力装置の異常が検出された時、その演算処理
結果をデータ出力装置に出力すべき時刻になつて
もデータ出力装置への出力を禁止し、そして出力
装置が異常状態になつている間エレベータの運転
に関するデータの採集及び統計処理を処理装置内
で継続させ、その演算処理結果でこれを記憶する
メモリエリアを書き替える構成にしたので、デー
タ出力装置の動作停止時の採集信号のためのメモ
リ領域を新たに確保しなくとも、エレベータ制御
装置から採取した貴重なデータを有効に活用で
き、本来、サンプリング時刻に出力される統計な
どの演算処理結果を無駄に捨てることがない。

さらに、データ出力装置の異常発生時刻と、復
帰時刻の自動記憶手段を備えているため、収録デ
ータの後解析が楽になるという長所をも有するも
のである。

【図面の簡単な説明】

第１図はこの発明のエレベータのデータ収録装
置の一実施例の構成を示すブロツク図、第２図は
第１図のエレベータのデータ収録装置における
RAM―Ａのメモリマツプ図、第３図は第１図の
エレベータのデータ収録装置におけるRAM―Ｂ
のメメモリマツプ図、第４図は第１図のエレベー
タのデータ収録装置におけるROMに記憶された
プログラム概略の全体図、第５図は第４図中の動
作準備プログラムのフローチヤート図、第６図は
第４図中の時計初期設定プログラムのフローチヤ
ート図、第７図は第４図中の動作停止検出プログ
ラムのフローチヤート図、第８図は第４図中の演
算処理実行プログラムのフローチヤート図、第９
図は第４図中のデータ出力プログラムのフローチ
ヤート図である。 １……処理装置、２……エレベータ制御装置、
３……データ入力装置、４……時計回路、５……
スイツチ回路、６……入力回路、７……CPU、
８……RAM―Ａ、９……RAM―Ｂ、１０……
ROM、１１……出力回路、１２……データ出力
回路、１３……電源装置、１４……電源監視回
路、１５……無停電電源装置。なお、図中同一符
号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. １ エレベータの制御装置内にありこのエレベー
   タの制御装置から諸データを収集処理および統計
   処理した結果を表示または記憶するデータ収録装
   置において、上記諸データを採集する毎に前記の
   収集処理又は統計処理を実行し、所定メモリエリ
   アのデータを変更又は更新するデータ処理手段、
   上記データ処理手段の出力を表示または記憶する
   データ出力手段、このデータ出力手段の動作異常
   を検出して出力を発する検出手段、予め定めた時
   間間隔もしくは任意に設定可能な時間間隔で上記
   データ処理手段の所定メモリエリアのデータを上
   記データ出力手段に出力すると共に上記検出手段
   がデータ出力手段の異常を検出している間上記デ
   ータ処理手段から上記データ出力手段への出力を
   禁止するデータ出力制御手段、上記データ出力手
   段の異常発生時刻と異常復帰時刻を検出し、この
   検出結果を上記データ出力手段へ出力する時計回
   路を備え、上記データ処理手段は上記データ出力
   制御手段によりデータが出力されたとき上記所定
   メモリエリア内の統計処理データを初期値に設定
   し、上記データ出力手段の異常状態が回復するま
   での間エレベータの運転に関するデータの採集及
   び処理を継続して行うよう構成されていることを
   特徴とするエレベータのデータ収録装置。