JPH0145105B2 - - Google Patents
Info
- Publication number
- JPH0145105B2 JPH0145105B2 JP5527984A JP5527984A JPH0145105B2 JP H0145105 B2 JPH0145105 B2 JP H0145105B2 JP 5527984 A JP5527984 A JP 5527984A JP 5527984 A JP5527984 A JP 5527984A JP H0145105 B2 JPH0145105 B2 JP H0145105B2
- Authority
- JP
- Japan
- Prior art keywords
- err
- value
- output
- error
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007423 decrease Effects 0.000 claims description 26
- 238000007792 addition Methods 0.000 description 33
- 238000010586 diagram Methods 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Landscapes
- Image Generation (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はグラフイツクデイスプレイ等に表示さ
れる図形を発生する図形発生装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a figure generator for generating figures to be displayed on a graphic display or the like.
従来グラフイツクデイスプレイ等に円、放物線
等の2次曲線を表示するためには、2次曲線の方
程式の特徴により乗算を含んだソフトウエアによ
り描画する必要があつた。これを通常のハードウ
エアを用いて行うと乗算の計算を含むために処理
に時間がかかるという欠点があつた。又、乗算の
計算を高速で行なうことの可能なハードウエアも
市販されているが、これらは非常に高価なもので
ある。
Conventionally, in order to display a quadratic curve such as a circle or a parabola on a graphic display, it has been necessary to draw it using software that includes multiplication due to the characteristics of the equation of the quadratic curve. If this was done using ordinary hardware, there would be a drawback that the processing would take a long time because it would involve multiplication calculations. Additionally, hardware that can perform multiplication calculations at high speed is commercially available, but these are extremely expensive.
これらの欠点を除くものとして、情報処理学会
第27回全国大会で高木幹雄他が著述した「高速円
発生アルゴリズム」が知られている。これは円の
縁をたどるように格子点を選んでいくもので、円
関数f(x、y)の値をその都度計算せずに増分
を加えてやるものである。この為にアルゴリズム
は加算のみを含んだものとなり処理時間が短縮化
されるという利点があつた。しかし、このアルゴ
リズムでは1/8円のみ描くことが可能であり、放
物線、双曲線、だ円等の2次曲線は描くことが出
来なかつたために色々な2次曲線を描画したい場
合には適用出来ず、非常に不便なものであつた。 As a solution to these shortcomings, there is known a ``high-speed circle generation algorithm'' written by Mikio Takagi et al. at the 27th National Conference of the Information Processing Society of Japan. In this method, grid points are selected as if tracing the edge of a circle, and the value of the circular function f(x, y) is added in increments without calculating each time. For this reason, the algorithm included only addition, which had the advantage of shortening processing time. However, this algorithm can only draw 1/8 circle and cannot draw quadratic curves such as parabolas, hyperbolas, and ellipses, so it cannot be applied when you want to draw various quadratic curves. , which was extremely inconvenient.
〔発明の目的〕
本発明の目的は、直線、円ばかりでなく、だ
円、放物線、双曲線等の2次曲線を乗算を含まな
いアルゴリズムにより高速に発生出来る装置を提
供することにある。[Object of the Invention] An object of the present invention is to provide an apparatus that can generate not only straight lines and circles but also quadratic curves such as ellipses, parabolas, and hyperbolas at high speed using an algorithm that does not involve multiplication.
本発明は表示部上に表示すべき図形のX方向及
びY方向の座標値、X方向及びY方向の座標値を
増加又は減少させる歩進値、図形の真の値と表示
部上の座標値による図形の値との誤差、誤差を増
加又は減少させるX方向及びY方向の第1の増減
値、第1の増減値を増加又は減少させるX方向及
びY方向の第2の増減値を初期設定する設定手段
と、誤差が正であるか負であるか“0”であるか
を比較する比較手段と、この比較手段により誤差
が負であると判定された場合、X又はYの一方向
において、座標値に予め設定された歩進値を加算
し、第1の増減値に第2の増減値を加算し、この
加算された第1の増減値を誤差に加算し、前記比
較手段により加算された誤差が正又は“0”であ
ると判定された場合、或いは前記設定手段に設定
された誤差が正又は“0”であると判定された場
合X又はYの他方向において、座標値に予め設定
された歩進値を加算し、第1の増減値に第2の増
減値を加算し、この加算された第1の増減値を前
記比較手段により正又は“0”であると判定され
た誤差に加算する加算手段とを備え、加算手段よ
り出力された誤差、X方向及びY方向の座標値、
歩進値、第1の増減値、第2の増減値が前記設定
手段に改めて初期設定されるとともにX方向及び
Y方向の座標値が出力されるものである。
The present invention provides coordinate values in the X direction and Y direction of a figure to be displayed on the display section, an increment value that increases or decreases the coordinate values in the X direction and Y direction, the true value of the figure, and the coordinate value on the display section. Initializes the error with the value of the figure, the first increase/decrease value in the X and Y directions that increases or decreases the error, and the second increase/decrease value in the X and Y directions that increases or decreases the first increase/decrease value. a setting means for comparing whether the error is positive, negative, or "0"; and a comparing means for comparing whether the error is positive, negative, or "0"; , add a preset step value to the coordinate value, add a second increase/decrease value to the first increase/decrease value, add the added first increase/decrease value to the error, and add it by the comparison means. If the error set in the setting means is determined to be positive or "0", or if the error set in the setting means is determined to be positive or "0", the coordinate value is changed in the other direction of X or Y. A preset step value is added, a second increase/decrease value is added to the first increase/decrease value, and the added first increase/decrease value is determined to be positive or "0" by the comparing means. an addition means for adding the error output from the addition means, coordinate values in the X direction and Y direction,
The step value, the first increase/decrease value, and the second increase/decrease value are initialized again in the setting means, and coordinate values in the X direction and the Y direction are output.
本発明によれば、2次曲線を加算を用いたアル
ゴリズムにより高速に発生することが可能となる
ため実用性に富んだものとなり且つ効率が向上す
る。
According to the present invention, it is possible to generate a quadratic curve at high speed using an algorithm using addition, which makes it highly practical and improves efficiency.
以下、本発明の一実施例を図面を参照して説明
する。第1図は本発明の一実施例によるアルゴリ
ズムのフロー図である。本発明では、デイスプレ
イ上にドツトパターンで表示されるデイジタル2
次曲線がいずれにしろ誤差を含むものであること
を考慮し、実用上差支えない範囲内の誤差を許し
て高速化をはかつたものである。つまり、2次曲
線をf(x、y)=0の形で与えたとき、表示部上
の座標値(X、Y)によるf(X、Y)の値を誤
差(ERR)と定義し、ERR<0であれば点(X、
Y)は曲線f(x、y)=0の内側に存在し、
ERR>0であれば点(X、Y)は曲線f(x、
y)=0の外側に存在することが判る。そこで、
曲線f(x、y)=0をたどるように格子点を選ん
でゆけばこの曲線に近似したデイジタル曲線が得
られる。この場合に本発明のアルゴリズムにおい
ては、ERR<0とERR≧0の2つの判断ステツ
プを含んでおり、この判断結果に基いてX方向あ
るいはY方向の座標値を歩進させる為にX>Yの
場合とX<Yの場合の座標(X、Y)を連続して
描画するものである。又、このアルゴリズムにお
いては、ERRが常に0の近傍の値をとりながら
X、Yの値を歩進させるためにERRを0に近接
させるためのパタメータとしてDX、DY、DDX、
DDYを用いている。DX、DYは各々X方向、Y
方向の値が歩進された際にERRに加えるべき値
であり、第1図のアルゴリズムでは、ERR<0
の場合にX座標がDLX分歩進されるが、この時
ERRにDXが加えられてERRの値がより0に接近
する(DX>0)。ERR≧0の場合にはY座標が
DLY分歩進されるが、この時にはERRにDYが
加えられてERRの値がより0に接近する(DY<
0)。このDX、DYの値は一定でなく、上述の計
算と並行して各々DDX、DDYが加えられる。つ
まりERRの増分値、減分値も常に増加、減少し
ているのでERRの値は常に加速的に0の近傍値
を取りながら、X座標値、Y座標値を歩進でき
る。この為に後述する様にデイスプレイ上に描画
したい2次曲線の方程式に適合するようにDX、
DY、DDX、DDYの値を設定することにより、
この2次曲線に極めて近似したデイジタル曲線が
得られるのである。
Hereinafter, one embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a flow diagram of an algorithm according to one embodiment of the invention. In the present invention, the digital 2
Considering that the following curve contains errors in any case, the speed is increased by allowing errors within a practically acceptable range. In other words, when a quadratic curve is given in the form of f (x, y) = 0, the value of f (X, Y) due to the coordinate values (X, Y) on the display section is defined as the error (ERR), If ERR<0, point (X,
Y) exists inside the curve f(x,y)=0,
If ERR>0, the point (X, Y) is the curve f(x,
It can be seen that it exists outside of y)=0. Therefore,
By selecting grid points so as to follow the curve f(x, y)=0, a digital curve that approximates this curve can be obtained. In this case, the algorithm of the present invention includes two judgment steps: ERR<0 and ERR≧0, and based on the judgment result, X>Y The coordinates (X, Y) in the case of , and in the case of X<Y are drawn continuously. In addition, in this algorithm, in order to advance the values of X and Y while ERR always takes a value near 0, DX, DY, DDX,
It uses DDY. DX and DY are the X direction and Y direction, respectively.
This is the value to be added to ERR when the direction value is incremented, and in the algorithm shown in Figure 1, ERR<0
In the case of , the X coordinate is incremented by DLX, but at this time
DX is added to ERR, and the value of ERR approaches 0 (DX>0). If ERR≧0, the Y coordinate is
DLY is incremented, but at this time DY is added to ERR and the ERR value approaches 0 (DY<
0). The values of DX and DY are not constant, and DDX and DDY are added respectively in parallel with the above calculation. In other words, since the increment value and decrement value of ERR are always increasing and decreasing, the value of ERR can always take a value close to 0 at an accelerating rate, and the X coordinate value and Y coordinate value can be stepped. For this purpose, as described later, DX,
By setting the values of DY, DDX, and DDY,
A digital curve that closely approximates this quadratic curve can be obtained.
次に第1図のフロー図の各ステツプに関して説
明する。先ず、始点(X0、Y0)、終点(Xe、Ye)
及びERR、DX0、DY0、DDX、DDY、DLX、
DLYの初期値として後述する様に所望の値を与
える。DX0、DY0はERRが負又は正の場合に加
えるべき値であり、ERRの初期値としては
DX0+DY0/2程度の値を設定する。ステツプ1で
はERRが正か負か0かを判定し、負であればス
テツプ2の計算を行い正か0であればステツプ4
の計算を行う。ここでERRが負であれば初期値
(X0、Y0)が真の曲線の内側に存在しており、ス
テツプ2で示されるようにX座標が歩進され(X
=X0+DLX)、ERRに加えるべき加減値DX0に
加算が施され(DX=DX0+DDX)、この加算結
果のDXがERRに加えられる(ERR=ERR+
DX)。この結果ERRの値は初期値よりも0に接
近したものとなるが、このERRが正又は0とな
つた場合、もしくはステツプ1において正又は0
と判定された場合には、(X、Y0)が真の曲線の
外側に存在しており、ステツプ4で示されるよう
にY座標が歩進され(Y=Y0+DLY)、ERRに
加えるべき加減値DY0に加算が施され(DY=
DY0+DDY)、この加算結果のDYがERRに加え
られる(ERR=ERR+DY)。ステツプ3におい
てERRが負であると判定された場合はステツプ
4の計算は行われない。こうして歩進された座標
(X、Y)がステツプ5に示されるように図示し
ないデイスプレイ等へプロツトされる。 Next, each step in the flowchart of FIG. 1 will be explained. First, start point (X 0 , Y 0 ), end point (X e , Y e )
and ERR, DX 0 , DY 0 , DDX, DDY, DLX,
Give a desired value as the initial value of DLY as described later. DX 0 and DY 0 are values that should be added when ERR is negative or positive, and the initial value of ERR is
Set a value of about DX 0 + DY 0 /2. In step 1, it is determined whether ERR is positive or negative or 0. If it is negative, it is calculated in step 2, and if it is positive or 0, it is calculated in step 4.
Perform the calculation. Here, if ERR is negative, the initial values (X 0 , Y 0 ) exist inside the true curve, and the X coordinate is incremented (X
=X 0 +DLX), the addition/subtraction value DX 0 to be added to ERR is added (DX=DX 0 +DDX), and the DX of this addition result is added to ERR (ERR=ERR+
DX). As a result, the value of ERR becomes closer to 0 than the initial value, but if this ERR becomes positive or 0, or if it becomes positive or 0 in step 1.
If it is determined that (X, Y 0 ) exists outside the true curve, the Y coordinate is incremented (Y = Y 0 + DLY) and added to ERR as shown in step 4. Addition is applied to the exponentiation value DY 0 (DY=
DY 0 +DDY), and the result of this addition, DY, is added to ERR (ERR=ERR+DY). If it is determined in step 3 that ERR is negative, the calculation in step 4 is not performed. The coordinates (X, Y) thus stepped are plotted on a display (not shown) as shown in step 5.
ここで後述する第2図bに示されるように1/4
円を描く場合にはステツプ1〜5の繰り返しによ
り可能である。しかし全円を描く場合には、x軸
又はy軸に平行な4つの極(第2図cのp,q,
r,s)で数個のパラメータの符号を反転する必
要がある。つまり第2図cに示されるように、第
象限と第象限において連結した1/2円を描く
為には、第象限と第象限の円の対称性により
点pを境にしてDX及びDYが対称的な値をとる
必要がある。又、点pを境にしてX座標の歩進方
向を逆向きにする必要がある。ここで第〜象
限の全てにおいて、ERRを0に接近させるため
には常にDXが正、DYが負でなければならない
が、前述した様に2次曲線のパラメータであるた
めにDXにDDX、DYにDDYが加えられる。この
為にDX≦0、DY≧0となる点が生じる。第2
図cではDYがp,r,DXがq,sである。つ
まり、第2図a,bに示される様に矢印の座標ま
で歩進された場合には、DYの符号が正となるの
でこれに伴つてDLX、DDX、DDYの符号を反転
させてDYを負に戻し、且つDX、DYを減少させ
る必要がある。この為に第1図のフローにおいて
はステツプ8、9が設けられている。つまりステ
ツプ8においてDYが正又は0であると判定され
た場合には、DDX、DDYが異符号となるので例
えば第2図a,bの1/4円の描画において同じ割
合で増加されたDX、DYに対し矢印ドツト以後
の図示しない1/4円の描画においては同じ割合で
DX、DYが減少していく。又、DLXも異符号と
なるためにX座標は負の方向へ歩進されるが、Y
座標はそのまま正の方向へ歩進されるために第2
図bの1/4円に連結させて、これと合同な1/4円を
描画することが出来る。フロー図のステツプ9が
行なわれるのは第2図cのp,rの2箇所であ
り、この点においてDYの符号が正となりこれを
負に保つ為にステツプ9の処理が必要となる。同
様にDXに関しては、第、象限のDXと第、
象限のDXは点q,sを境にして対称的な値を
とる必要がある。第2図cのq,sの2点におい
てDXの符号が負となるが、このDXを正に戻し、
且つ対称値をとらせるためにステツプ6、7が設
けられている。ステツプ6でDXが負又は0であ
ると判定された場合はステツプ7においてDX、
DYが異符号となり、DLYも異符号となるためY
の歩進方向が逆向きとなり、且つDXも正に戻さ
れる為に描画が続行できる。こうしてステツプ10
において予め設定された終点(Xe、Ye)と歩進
された歩進(X、Y)が比較され一致すればフロ
ー処理が終了し、一致しなければ再びステツプ1
から処理が繰り返される。 1/4 as shown in Figure 2 b, which will be described later here.
If you want to draw a circle, you can do it by repeating steps 1 to 5. However, when drawing a complete circle, four poles parallel to the x-axis or y-axis (p, q,
r, s), it is necessary to invert the sign of several parameters. In other words, as shown in Figure 2c, in order to draw a connected 1/2 circle in the second quadrant, DX and DY must be It is necessary to take symmetrical values. Furthermore, it is necessary to reverse the direction of movement of the X coordinate with respect to point p. Here, in all quadrants ~, in order for ERR to approach 0, DX must always be positive and DY must be negative, but as mentioned above, since they are parameters of a quadratic curve, DX has DDX, DY DDY is added to. For this reason, a point where DX≦0 and DY≧0 occurs. Second
In figure c, DY is p, r, and DX is q, s. In other words, when the step is made to the coordinates of the arrow as shown in Figure 2 a and b, the sign of DY becomes positive, so the signs of DLX, DDX, and DDY are reversed and DY is It is necessary to return it to negative and reduce DX and DY. For this reason, steps 8 and 9 are provided in the flow shown in FIG. In other words, if DY is determined to be positive or 0 in step 8, DDX and DDY have different signs, so for example, when drawing a quarter circle in Figure 2 a and b, DX is increased at the same rate. , when drawing a 1/4 circle (not shown) after the arrow dot, the same ratio is applied to DY.
DX and DY are decreasing. Also, since DLX also has a different sign, the X coordinate is stepped in the negative direction, but the Y
The coordinates will continue to move in the positive direction, so the second
By connecting it to the 1/4 circle in Figure b, you can draw a 1/4 circle that is congruent with this. Step 9 in the flowchart is carried out at two points p and r in FIG. Similarly, regarding DX, the DX of the 1st quadrant and the DX of the 1st quadrant,
The DX of the quadrant must take symmetrical values with points q and s as boundaries. The sign of DX becomes negative at the two points q and s in Figure 2c, but by returning this DX to positive,
Further, steps 6 and 7 are provided to obtain symmetrical values. If DX is determined to be negative or 0 in step 6, DX,
DY has a different sign, and DLY also has a different sign, so Y
Since the advancing direction of is reversed and DX is also returned to positive, drawing can be continued. Thus step 10
The end point (X e , Y e ) set in advance is compared with the stepped step (X, Y), and if they match, the flow process ends, and if they do not match, the process returns to step 1.
The process is repeated from
今、初期設定されたパラメータを座標値(X0、
Y0)、便宜上ERR=0、第1の増減値DX0、
DY0、第2の増減値DDX、DDYとし、適当な回
数だけ歩進された後のパラメータを座標値(X、
Y)、ERR(≠0)、第1の増減値DX、DYとする
と
DX=DX0+(X−X0)*DDX …(A)
DY=DY0+(Y−Y0)*DDY …(B)
ERR=x-x0
〓
1DX+y-y0
〓
1DY …(C)
が成立する。ここで、(C)式に(A)、(B)式を代入して
展開すると
ERR=(X−X0)*DX0+DDX/2*(X−X0)*
(X−X0+1)
+(Y−Y0)*DY0+DDY/2*(Y−Y0)*
(Y−Y0+1)
=DDX/2(X−X0)2+(DX0+DDX/2(X−X0)
+DDY/2(Y−Y0)2+(DY0+DDY/2)(Y−
Y0) …(D)
となる。ここで、ERRは常に0の近くであると
考えられるのでERR=0とおくと、(D)式は任意
の2次曲線を表わす方程式
ax2+by2+cx+dy+e=0
に相当している。つまり、描くべき2次曲線の方
程式を(D)式と適合出来るように変形してパタメー
タDX0、DY0、DDX、DDYを決めればよい。 Now, change the initialized parameters to the coordinate values (X 0 ,
Y 0 ), ERR=0 for convenience, first increase/decrease value DX 0 ,
Let DY 0 be the second increase/decrease value DDX, DDY, and the parameter after being stepped an appropriate number of times will be the coordinate value (X,
Y), ERR (≠0), and the first increase/decrease values DX and DY, DX=DX 0 + (X-X 0 )*DDX...(A) DY=DY 0 + (Y-Y 0 )*DDY... (B) ERR= x-x0 〓 1DX+ y-y0 〓 1DY...(C) holds true. Here, by substituting equations (A) and (B) into equation (C) and expanding it, ERR=(X-X 0 )*DX 0 +DDX/2*(X-X 0 )* (X-X 0 +1 ) +(Y-Y 0 )*DY 0 +DDY/2*(Y-Y 0 )* (Y-Y 0 +1) = DDX/2(X-X 0 ) 2 +(DX 0 +DDX/2(X- X 0 ) +DDY/2 (Y-Y 0 ) 2 + (DY 0 +DDY/2) (Y- Y 0 ) ...(D) Here, ERR is always considered to be near 0, so ERR = 0, equation (D) corresponds to the equation expressing an arbitrary quadratic curve: ax 2 +by 2 +cx+dy+e=0.In other words, the equation of the quadratic curve to be drawn can be matched with equation (D). The parameters DX 0 , DY 0 , DDX, and DDY can be determined by transforming the equation into
例えばDDX=DDY=0とすると(D)式は DX0(X−X0)+DY0(Y−Y0)=0 となり、点(X0、Y0)を通る直線を表わす。 For example, when DDX=DDY=0, equation (D) becomes DX 0 (X−X 0 )+DY 0 (Y−Y 0 )=0, which represents a straight line passing through the point (X 0 , Y 0 ).
DDX=DDY=2、DX0=−1、DY0=−201
とすると(4)式は
(X−X0)2+(Y−Y0−100)2=(100)2
となり中心(X0、Y0+100)、半径100の円を表わ
す。 DDX = DDY = 2, DX 0 = -1, DY 0 = -201
Then, equation (4) becomes (X-X 0 ) 2 + (Y-Y 0 -100) 2 = (100) 2 , which represents a circle with a center (X 0 , Y 0 +100) and a radius of 100.
DDX=2、DDY=0、DX0=−1、DY0=−
100とすると(D)式は
(X−X0)2−100(Y−Y0)=0
となり頂点(X0、Y0)の放物線を表わす。 DDX = 2, DDY = 0, DX 0 = -1, DY 0 = -
When it is set to 100, equation (D) becomes (X-X 0 ) 2 -100(Y-Y 0 )=0, which represents a parabola at the apex (X 0 , Y 0 ).
DDX=2、DDY=−2、DX0=1、DY0=−
199とすると(D)式は
−(X−X0)2+(Y−Y0−100)2=1002
となり、頂点(X0、Y0+100)の双曲線を表わ
す。 DDX = 2, DDY = -2, DX 0 = 1, DY 0 = -
199, equation (D) becomes −(X−X 0 ) 2 +(Y−Y 0 −100) 2 =100 2 and represents a hyperbola at the vertex (X 0 , Y 0 +100).
DDX=5000、DDY=20000、DX0=−2500、
DY0=−1010000とすると(D)式は
(X−X0)2/1002+(Y−Y0−50)2/502=1
となり、中心(X0、Y0+50)、長軸100、短軸50
の惰円を表わす。 DDX=5000, DDY=20000, DX 0 =-2500,
When DY 0 = -1010000, equation (D) becomes (X - X 0 ) 2 /100 2 + (Y - Y 0 -50) 2 /50 2 = 1, and the center (X 0 , Y 0 +50), length Axis 100, short axis 50
represents the inertia circle of
第2図a,bは上述した様に円X2+(Y−10)2
=102を描画する際に本アルゴリズムを用いて計
算した座標値の表とそれに対応するドツトで示さ
れたデイジタル曲線である。初期値として(X、
Y)=(0、0)、DDX=2、DDY=2、DX0=
−1、DY0=−21、DLX=1、DLY=1及び
ERR=INT(DX0+DY0/2)=−11を設定する。 Figure 2 a and b are circles X 2 + (Y-10) 2 as mentioned above.
This is a table of coordinate values calculated using this algorithm when drawing =10 2 and a digital curve shown by the corresponding dots. As the initial value (X,
Y) = (0, 0), DDX = 2, DDY = 2, DX 0 =
-1, DY 0 = -21, DLX = 1, DLY = 1 and
Set ERR=INT(DX 0 +DY 0/2 )=-11.
何故ならば、ERRはDX、DYを加算すること
により常に0の近傍値をとりながら変化してゆく
ものであり、初期値としてはDX0とDY0の中間値
が適当であると思われる為である。この第2図b
に示されるように本アルゴリズムを用いることに
より、中心点(0、10)、半径10の円に近似した
デイジタル円が得られる。 This is because ERR changes while always taking a value near 0 by adding DX and DY, and an intermediate value between DX 0 and DY 0 seems to be appropriate as an initial value. It is. This figure 2b
As shown in , by using this algorithm, a digital circle approximated to a circle with a center point (0, 10) and a radius of 10 can be obtained.
尚、必ずしもこの例の様に(0、0)から歩進
を始める必要は無く、例えば第2図bの矢印ドツ
トから歩進を逆方向にして描画したい場合には
DLX=−1、DLY=−1とし、矢印ドツトの座
標におけるDX、DY、ERRを計算して初期設定
すればよい。又、第2図a,bでは円を描画する
例を示したが、第1図のフローにより放物線、双
曲線、だ円も描画出来る。この場合ステツプ1〜
5により放物線、双曲線では頂点を境にした1/2
部分が、惰円では1/4円が描かれ、ステツプ6〜
9を用いれば所望の全部分が描画出来る。 Note that it is not always necessary to start the step from (0, 0) as in this example; for example, if you want to draw the step in the opposite direction from the arrow dot in Figure 2b,
The initial settings can be made by setting DLX=-1 and DLY=-1 and calculating DX, DY, and ERR at the coordinates of the arrow dot. Although FIGS. 2a and 2b show examples of drawing circles, parabolas, hyperbolas, and ellipses can also be drawn using the flow shown in FIG. In this case, step 1~
5 is a parabola, and a hyperbola is 1/2 bordering the vertex.
The part is a 1/4 circle drawn in the inertia circle, and step 6~
9, all desired parts can be drawn.
第3図、第4図は本発明によるアルゴリズムフ
ローを処理するためのハードウエアの構成図であ
る。第3図のハードはデイスプレイに接続された
画像データ出力装置に内蔵されており、11は
DDX、13はDDYを保持するレジスタであり、
12はDX0、14はDY0を保持するレジスタであ
る。15,16は各々11と12,13と14の
内容の加算を行なう加算器である。17はERR
の値を保持するレジスタであり、このERRを後
述する加算器18、セレクタ19へ出力するとと
もにレジスタ内の符号ビツトが1である場合、つ
まりERR<0である場合に信号“1”を信号線
23へ出力する。18は加算器15の出力内容と
誤差レジスタ17の内容の加算を行なう加算器、
19はレジスタ17に保持されたERRが正か負
かによりレジスタ17の内容と加算器18の出力
内容とを切換えて出力するセレクタである。20
は加算器16の出力内容とセレクタ19の出力内
容とを加算する加算器、21はセレクタ19の出
力内容が正か負かによりセレクタ19の出力内容
と加算器20の出力内容を切換えて出力するセレ
クタ、22は正の信号が入力された時に信号
“1”を出力する正信号検出回路、23,24,
25は信号線、26,27はアンド回路、28,
29は予め+1ずつ歩進されるようにセツトさ
れ、(DLX=1、DLY=1)アンド回路26,
27からの出力を入力する毎にカウントアツプさ
れるXカウンタ、Yカウンタである。 3 and 4 are configuration diagrams of hardware for processing the algorithm flow according to the present invention. The hardware shown in Figure 3 is built into the image data output device connected to the display, and 11 is
DDX, 13 is a register that holds DDY,
12 is a register that holds DX 0 and 14 is a register that holds DY 0 . Adders 15 and 16 add the contents of 11 and 12, and 13 and 14, respectively. 17 is ERR
This is a register that holds the value of ERR, and outputs this ERR to an adder 18 and a selector 19, which will be described later.If the sign bit in the register is 1, that is, if ERR<0, a signal "1" is sent to the signal line. Output to 23. 18 is an adder that adds the output contents of the adder 15 and the contents of the error register 17;
A selector 19 switches between the contents of the register 17 and the output contents of the adder 18 depending on whether the ERR held in the register 17 is positive or negative. 20
An adder 21 adds the output contents of the adder 16 and the output contents of the selector 19, and 21 switches the output contents of the selector 19 and the output contents of the adder 20 depending on whether the output contents of the selector 19 are positive or negative. Selector 22 is a positive signal detection circuit that outputs a signal "1" when a positive signal is input, 23, 24,
25 is a signal line, 26, 27 is an AND circuit, 28,
29 is set in advance to be incremented by +1 (DLX=1, DLY=1), and the AND circuit 26,
These are an X counter and a Y counter that count up each time the output from 27 is input.
次にこの構成図における動作を説明する。図示
しないCPUがレジスタ11,12,13,14
に各々DDX、DX、DDY、DYをセツトし、誤差
レジスタ17にはERRの初期値をセツトし、X、
Yカウンタ28,29には(X、Y)の初期値を
セツトする。(誤差レジスタ17にセツトされた
ERRは負であるとする)。 Next, the operation in this configuration diagram will be explained. The CPU (not shown) has registers 11, 12, 13, and 14.
Set DDX, DX, DDY, and DY, respectively, set the initial value of ERR in error register 17, and set X,
The initial values of (X, Y) are set in the Y counters 28 and 29. (Set in error register 17
ERR is assumed to be negative).
この第3図に示される回路は第1図のフローに
おけるステツプ1〜5までの動作を行うものであ
あり、円を描く際には1/4円までが描ける。つま
りクロツク信号が入力される毎にXカウンタ2
8、Yカウンタ29に格納されているX座標、Y
座標値が歩進されるものであるが、全円を描く際
には、レジスタ12,14に格納されたDX、
DYの符号に応じて図示しないCPUがレジスタ1
1,13に格納されたDDX、DDYの符号、Xカ
ウンタ28にセツトされている歩進数(DLX)
又はYカウンタ29にセツトされている歩進数
(DLY)の符号を反転させることにより可能とな
るものである。さて、第3図においてクロツク信
号は、Xカウンタ28、Yカウンタ29内の座標
(X、Y)を歩進し、誤差レジスタ17に誤差を
格納し、DXレジスタ12、DYレジスタ14へ
DX、DYを格納するために入力されるものであ
り、クロツク信号の入力間隔において以下の動作
が行われる。加算器15ではレジスタ11より出
力されているDDXとレジスタ12より出力され
ているDXが加算され、この加算結果(DX)が
加算器18へ出力される。誤差レジスタ17から
はERR<0である為に信号“1”が信号線23
を通してセレクタ19、アンド回路26へ入力さ
れる。加算器18では加算器15より出力された
DXと誤差レジスタ17より出力されたERRが加
算されて出力されるが、セレクタ19は信号
“1”を入力している為に加算器18より出力さ
れたERRを取り込んで出力する。 The circuit shown in FIG. 3 performs steps 1 to 5 in the flow shown in FIG. 1, and when drawing a circle, it can draw up to 1/4 of a circle. In other words, every time a clock signal is input,
8. X coordinate stored in Y counter 29, Y
The coordinate values are incremented, but when drawing a complete circle, the DX stored in registers 12 and 14,
Depending on the sign of DY, the CPU (not shown) sets register 1.
DDX and DDY codes stored in 1 and 13, step number (DLX) set in X counter 28
Alternatively, this can be achieved by inverting the sign of the step number (DLY) set in the Y counter 29. Now, in FIG. 3, the clock signal advances the coordinates (X, Y) in the X counter 28 and Y counter 29, stores the error in the error register 17, and transfers it to the DX register 12 and DY register 14.
It is input to store DX and DY, and the following operations are performed at the input interval of the clock signal. The adder 15 adds the DDX output from the register 11 and the DX output from the register 12, and outputs the addition result (DX) to the adder 18. Since ERR<0 from the error register 17, the signal “1” is sent to the signal line 23.
It is input to the selector 19 and the AND circuit 26 through the input signal. The adder 18 outputs the output from the adder 15.
DX and the ERR output from the error register 17 are added and output, but since the selector 19 receives the signal "1", it takes in and outputs the ERR output from the adder 18.
ここで、誤差レジスタ17内の符号ビツトが0
である場合、つまり誤差レジスタ17より出力さ
れているERRが正又は0である場合には、この
レジスタより信号“1”が出力されない為にセレ
クタ19は誤差レジスタ17より出力された
ERRをそのまま入力する。次にセレクタ19よ
り出力されたERRは信号線24を通して加算器
20及びセレクタ21へ出力されるが、この
ERR≧0である場合は正信号検出回路22より
信号“1”が信号線25を通してセレクタ21及
びアンド回路27へ出力される。加算器16では
レジスタ13より出力されているDDYとレジス
タ14より出力されているDYが加算され、この
加算結果(DY)が加算器20へ出力され、加算
器20ではセレクタ19より出力されたERRと
加算器16より出力されたDXを加算して出力す
るが、セレクタ19では信号“1”を入力してい
れば加算器20より出力されているERRを取り
込んで出力し、信号“1”を入力していなければ
セレクタ19より出力されたERRをそのまま入
力する。こうしてクロツク信号が入力される前段
階としてアンド回路26,27にはERRの正負
に応じて信号“1”が入力されており、セレクタ
21からはERRが出力されており、加算器15,
16からは加算結果のDX、DYが出力されてい
る。そこへクロツク信号が入力されることにより
誤差レジスタ17へ新しいERRが格納される。
又、信号“1”の入力されているアンド回路から
は信号が出力される為に、例えばアンド回路26
においてはXカウンタ28が+1されると共にレ
ジスタ12には新しいDXが格納される。Xカウ
ンタ28、Yカウンタ29からは座標値X、Yが
出力されているが、図示しない画像データ処理装
置が座標(X、Y)によりデイスプレイ等に該当
ドツトを表示する。 Here, the sign bit in the error register 17 is 0.
If this is the case, that is, if the ERR output from the error register 17 is positive or 0, the selector 19 indicates that the signal “1” is not output from the error register 17.
Enter ERR as is. Next, the ERR output from the selector 19 is output to the adder 20 and selector 21 through the signal line 24.
If ERR≧0, a signal “1” is output from the positive signal detection circuit 22 to the selector 21 and the AND circuit 27 through the signal line 25. The adder 16 adds the DDY output from the register 13 and the DY output from the register 14, and outputs this addition result (DY) to the adder 20, which adds the ERR output from the selector 19. The selector 19 adds the DX output from the adder 16 and outputs the result. However, if the selector 19 inputs the signal "1", it takes in and outputs the ERR output from the adder 20, and outputs the signal "1". If not input, the ERR output from the selector 19 is input as is. In this way, as a step before the clock signal is input, a signal "1" is input to the AND circuits 26 and 27 according to the positive or negative sign of ERR, ERR is output from the selector 21, and the adder 15,
16 outputs the addition results DX and DY. A new ERR is stored in the error register 17 by inputting a clock signal thereto.
Also, since a signal is output from the AND circuit to which the signal "1" is input, for example, the AND circuit 26
At this time, the X counter 28 is incremented by 1 and a new DX is stored in the register 12. Coordinate values X and Y are output from the X counter 28 and Y counter 29, and an image data processing device (not shown) displays the corresponding dot on a display or the like based on the coordinates (X, Y).
第4図は第1図のアルゴリズムにおいてステツ
プ1〜5を処理する為のハードウエアの構成図で
第3図の回路とは異なるものである。このハード
ウエアは8クロツク程の信号を入力することによ
り、1組の座標値(X、Y)を出力するものであ
る。30は8進カウンタであり、カウントされる
0〜7の数字は第1図のステツプ1〜4における
8式の加算(ステツプ1、3においてはERR=
ERR+0と置き換える)に対応している。又、
このカウンタは後述するレジスタにアウトプツト
エネーブル信号も出力する。31はアドレス
ROMであり、後述するレジスタフアイル32に
格納されたパラメータの夫々が格納されたアドレ
スを記憶している。又、後述するフリツプフロツ
プ、X、Yレジスタに個別にクロツク信号を出力
する。32はレジスタフアイルであり、加算に必
要なパラメータの夫々を保持している。33は加
算器であり、レジスタフアイル32より出力され
た2パラメータ(加数、被加数)の加算を行うと
共に、この加算結果が負であれば(加算器内の符
号ビツトに1が立つていれば)信号“1”をフリ
ツプフロツプ34へ出力する。34はTフリツプ
フロツプであり、信号“1”及びクロツク信号を
入力することによりレジスタフアイル32へ接続
されたライトエネーブル信号をONするものであ
る。35,36は加算器33より出力された加算
結果のX座標、Y座標をアドレスROM31より
出力されるクロツク信号により取り込むものであ
る。次にこの構成図における動作を説明する。先
ず、カウンタ30へ第1番目のクロツクが入力さ
れると、カウンタ30はアドレスROM31へ計
数1を出力する。つまり第1番目の加算(ERR
=ERR+0)を行うことを指示する。アドレス
ROM31はレジスタフアイル32へアドレスバ
スAS,BSを通して“ERR”“0”の格納されて
いるアドレスを送る。レジスタフアイル32では
このアドレスに基き“ERR”“0”をデータバス
A,Bを通して加算器33へ出力する。加算器3
3では加算を行うがこの加算結果(ERR)が負
であればフリツプフロツプ34へ信号“1”を出
力する。アドレスROM31では1番目と2番目
のクロツクの入力間隔においてフリツプフロツプ
34へクロツク信号を出力する。今、加算結果
(ERR)が負であると仮定するとフリツプフロツ
プ34はこの信号“1”及びクロツク信号により
レジスタフアイル32へのライトエネーブル信号
をONにする。(尚、アドレスROMより出力され
るクロツクは第1と第2、及び第5と第6クロツ
ク間隔において出力される。)加算器33より出
力されたERRはデータバスを通してレジスタフ
アイル32のDへ戻されるがONされたライトエ
ネーブル信号により元のアドレスへ書き込まれ
る。次に2番目のクロツクがカウンタ30へ入る
と計数2を出力する。これを受けてアドレス
ROMは“X”“DLX”のアドレスを出力し、レ
ジスタフアイル32はこのアドレスに基き“X”
“DLX”を加算器33へ出力するが、この加算結
果(X)はデータバスを通してレジスタフアイル
32のD、Xレジスタ35、Yレジスタ36へ送
られる。レジスタフアイルではONされたライト
エネーブル信号により元のアドレスへXが書き込
まれる。又、アドレスROMからはXレジスタ3
5のみにクロツク信号が出力され、加算結果Xが
レジスタ35へ格納される。以下、第3クロツ
ク、第4クロツクに同期して第3番目の加算
(DX=DX+DDX)、第4番目の加算(ERR=
ERR+DX)、第5番目の加算(ERR=ERR+
0)が行われるがこの第5クロツクの後でアドレ
スROM31よりフリツプフロツプ34へクロツ
ク信号が出力される。この時第5番目の加算結果
ERR(=ERR+0)が正又は0であれば加算器3
3はフリツプフロツプ34へ信号“1”を出力し
ない。この為、フリツプフロツプ34へクロツク
信号が入力されてもライトエネーブル信号はON
されたままである。この時は以下の第6番目の加
算結果(Y=Y+DLY)、第7番目の加算結果
(DY=DY+DDY)、第8番目の加算結果(ERR
=ERR+DY)、第9番目(1番目)の加算結果
(ERR=ERR+0)がレジスタフアイル32の該
当アドレスに書き込まれる。又、第5番目の加算
結果ERRが負であればフリツプフロツプ34へ
は信号“1”が入力されることによりライトエネ
ーブル信号がOFFとなる。この為、第6、7、
8、9番の加算結果は書き込まれず、第9番目
(1番目)の加算結果ERRは当然負であるので再
び信号“1”及びクロツク信号がフリツプフロツ
プ34へ入力されることによりライトエネーブル
信号がONされる。ところで、第6番目のクロツ
クの後でアドレスROM31からYレジスタ36
へクロツク信号が入力されることにより、加算結
果Y(=Y+DLY)がレジスタ36へ格納され
る。そして第8クロツクの後で(つまりカウンタ
30が“111”→“000”となつた後)カウンタ3
0からはXレジスタ35、Yレジスタ36へアウ
トプツトエネーブル信号が同時に出力され1組の
座標(X、Y)が出力される。この様に第4図の
ハードウエアを用いれば8クロツク程で1組の
(X、Y)を出力でき、且つ加算器は1つのみで
良く、ハード量が少くて済む。 FIG. 4 is a block diagram of the hardware for processing steps 1 to 5 in the algorithm of FIG. 1, which is different from the circuit of FIG. 3. This hardware outputs a set of coordinate values (X, Y) by inputting signals of about 8 clocks. 30 is an octal counter, and the numbers 0 to 7 counted are the 8-format additions in steps 1 to 4 in Figure 1 (in steps 1 and 3, ERR=
(replaced with ERR+0). or,
This counter also outputs an output enable signal to a register to be described later. 31 is the address
It is a ROM, and stores addresses where each of parameters stored in a register file 32, which will be described later, is stored. It also outputs clock signals individually to the flip-flop, X, and Y registers, which will be described later. A register file 32 holds parameters necessary for addition. 33 is an adder that adds the two parameters (addend, summand) output from the register file 32, and if the addition result is negative (as long as the sign bit in the adder is set to 1), If so), a signal “1” is output to the flip-flop 34. 34 is a T flip-flop which turns on the write enable signal connected to the register file 32 by inputting the signal "1" and the clock signal. 35 and 36 are for taking in the X and Y coordinates of the addition result output from the adder 33 using a clock signal output from the address ROM 31. Next, the operation in this configuration diagram will be explained. First, when the first clock is input to the counter 30, the counter 30 outputs a count of 1 to the address ROM 31. In other words, the first addition (ERR
=ERR+0). address
The ROM 31 sends the address where "ERR""0" is stored to the register file 32 through address buses AS and BS. Based on this address, the register file 32 outputs "ERR""0" to the adder 33 through data buses A and B. Adder 3
3 performs addition, and if the addition result (ERR) is negative, a signal "1" is output to the flip-flop 34. The address ROM 31 outputs a clock signal to the flip-flop 34 at the interval between the first and second clock inputs. Now, assuming that the addition result (ERR) is negative, the flip-flop 34 turns on the write enable signal to the register file 32 using this signal "1" and the clock signal. (The clock output from the address ROM is output at the first and second, and fifth and sixth clock intervals.) The ERR output from the adder 33 is returned to D of the register file 32 through the data bus. is written to the original address by the write enable signal that is turned ON. Next, when the second clock enters the counter 30, it outputs a count of 2. In response to this address
The ROM outputs the address of “X” and “DLX”, and the register file 32 outputs the address of “X” based on this address.
"DLX" is output to the adder 33, and this addition result (X) is sent to the D, X register 35, and Y register 36 of the register file 32 through the data bus. In the register file, X is written to the original address by the write enable signal that is turned ON. Also, from the address ROM, the X register 3
A clock signal is output only to the register 35, and the addition result X is stored in the register 35. Below, in synchronization with the third and fourth clocks, the third addition (DX=DX+DDX) and the fourth addition (ERR=
ERR+DX), fifth addition (ERR=ERR+
0) is performed, and after this fifth clock, a clock signal is output from the address ROM 31 to the flip-flop 34. At this time, the fifth addition result
If ERR (=ERR+0) is positive or 0, adder 3
3 does not output a signal "1" to the flip-flop 34. Therefore, even if a clock signal is input to flip-flop 34, the write enable signal remains ON.
It remains as it is. At this time, the following 6th addition result (Y=Y+DLY), 7th addition result (DY=DY+DDY), and 8th addition result (ERR
=ERR+DY), and the ninth (first) addition result (ERR=ERR+0) is written to the corresponding address in the register file 32. Furthermore, if the fifth addition result ERR is negative, a signal "1" is input to the flip-flop 34, thereby turning off the write enable signal. For this reason, the 6th, 7th,
The addition results of numbers 8 and 9 are not written, and the ninth (first) addition result ERR is naturally negative, so the signal "1" and the clock signal are input to the flip-flop 34 again, and the write enable signal is activated. Turned on. By the way, after the sixth clock, the address ROM 31 to Y register 36
By inputting the clock signal to the register 36, the addition result Y (=Y+DLY) is stored in the register 36. After the 8th clock (that is, after the counter 30 changes from "111" to "000"), the counter 3
From 0, output enable signals are simultaneously output to the X register 35 and Y register 36, and a set of coordinates (X, Y) is output. In this way, if the hardware shown in FIG. 4 is used, one set of (X, Y) can be output in about 8 clocks, and only one adder is required, so the amount of hardware can be reduced.
以上説明した様に本発明のアルゴリズムを用い
れば誤差の正負判別、加算ステツプのみで2次曲
線を発生することが可能となる為、掛け算命令の
無い安いマイクロコンピユータでも高速に2次曲
線を発生することが可能となり実用上大変に便利
である。 As explained above, by using the algorithm of the present invention, it is possible to generate a quadratic curve only by determining whether the error is positive or negative and adding steps, so even a cheap microcomputer without a multiplication instruction can generate a quadratic curve at high speed. This is very convenient in practice.
第1図は本発明のアルゴリズムによるフロー
図、第2図は本発明のアルゴリズムを用いた2次
曲線の座標値とグラフの図、第3図、第4図は本
発明のアルゴリズムの動作を行なうハードウエア
の構成図である。
11,12,13,14……レジスタ、15,
16,18,20……加算器、17……誤差レジ
スタ、19,21……セレクタ、22……正信号
検出回路、23,24,25……信号線、26,
27……アンド回路、28,29……アツプダウ
ンカウンタ。
Fig. 1 is a flow diagram of the algorithm of the present invention, Fig. 2 is a diagram of coordinate values and graphs of a quadratic curve using the algorithm of the present invention, and Figs. 3 and 4 show the operation of the algorithm of the present invention. FIG. 2 is a configuration diagram of hardware. 11, 12, 13, 14... register, 15,
16, 18, 20... Adder, 17... Error register, 19, 21... Selector, 22... Positive signal detection circuit, 23, 24, 25... Signal line, 26,
27...AND circuit, 28, 29...Up-down counter.
Claims (1)
向の座標値、X方向及びY方向の座標値を増加又
は減少させる歩進値、図形の真の値と表示部上の
座標値による図形の値との誤差、誤差を増加又は
減少させるX方向及びY方向の第1の増減値、第
1の増減値を増加又は減少させるX方向及びY方
向の第2の増減値を初期設定する設定手段と、誤
差が正であるか負であるか“0”であるかを比較
する比較手段と、この比較手段により誤差が負で
あると判定された場合X又はYの一方向におい
て、座標値に予め設定された歩進値を加算し、第
1の増減値に第2の増減値を加算し、この加算さ
れた第1の増減値を誤差に加算し、前記比較手段
により加算された誤差が正又は“0”であると判
定された場合、或いは前記設定手段に設定された
誤差が正又は“0”であると判定された場合X又
はYの他方向において、座標値に予め設定された
歩進値を加算し第1の増減値に第2の増減値を加
算し、この加算された第1の増減値を前記比較手
段により正又は“0”であると判定された誤差に
加算する加算手段とを備え、加算手段より出力さ
れた誤差、X方向及びY方向の座標値、歩進値、
第1の増減値、第2の増減値が前記設定手段に改
めて初期設定されるとともに、X方向及びY方向
の座標値が出力されることを特徴とする図形発生
装置。1 Coordinate values in the X and Y directions of a figure to be displayed on the display, step values that increase or decrease the coordinates in the X and Y directions, and figures based on the true value of the figure and the coordinates on the display. Setting to initialize the error with the value of means, a comparison means for comparing whether the error is positive, negative, or "0", and if the error is determined to be negative by this comparison means, a coordinate value is determined in one direction of X or Y. A preset step value is added to the step value, a second increase/decrease value is added to the first increase/decrease value, the added first increase/decrease value is added to the error, and the error added by the comparison means is is determined to be positive or "0", or if the error set in the setting means is determined to be positive or "0", the coordinate value is set in advance in the other direction of X or Y. the second increase/decrease value is added to the first increase/decrease value, and the added first increase/decrease value is added to the error determined to be positive or "0" by the comparison means. The error output from the addition means, the coordinate values in the X direction and the Y direction, the step value,
A graphic generation device characterized in that the first increase/decrease value and the second increase/decrease value are initialized again in the setting means, and coordinate values in the X direction and the Y direction are output.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5527984A JPS60200371A (en) | 1984-03-24 | 1984-03-24 | Graphic generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5527984A JPS60200371A (en) | 1984-03-24 | 1984-03-24 | Graphic generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60200371A JPS60200371A (en) | 1985-10-09 |
| JPH0145105B2 true JPH0145105B2 (en) | 1989-10-02 |
Family
ID=12994149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5527984A Granted JPS60200371A (en) | 1984-03-24 | 1984-03-24 | Graphic generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60200371A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0162303U (en) * | 1987-10-15 | 1989-04-20 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2517013B2 (en) * | 1987-10-26 | 1996-07-24 | 松下電器産業株式会社 | Graphic drawing address generator |
-
1984
- 1984-03-24 JP JP5527984A patent/JPS60200371A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0162303U (en) * | 1987-10-15 | 1989-04-20 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60200371A (en) | 1985-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4667236A (en) | Television perspective effects system | |
| JP2501580B2 (en) | Curved image visual display generator | |
| US4218751A (en) | Absolute difference generator for use in display systems | |
| US5214754A (en) | Method and apparatus for approximating polygonal line to curve | |
| JPH0522271B2 (en) | ||
| CA1309523C (en) | Curve generation in a display system | |
| US5309553A (en) | Apparatus for and method of generating a straight line of pixels in a discrete coordinate system | |
| US4479192A (en) | Straight line coordinates generator | |
| EP0349182B1 (en) | Method and apparatus for approximating polygonal line to curve | |
| JPH0145105B2 (en) | ||
| US20250336167A1 (en) | Method, apparatus, device and storage medium for image processing | |
| JPH0271384A (en) | Broken line approximating device for cubic bezier curve | |
| US6646648B1 (en) | Method and system for evaluating derivatives in screen space using perspective corrected barycentric coordinates | |
| US4941116A (en) | Elliptical arc generator for display systems | |
| EP0389890B1 (en) | Method and apparatus for generating figures with three degrees of freedom | |
| JP2538645B2 (en) | Curved line approximation device | |
| Elshoff et al. | The binary floating point digital differential analyzer | |
| JPS6114514B2 (en) | ||
| JP2844387B2 (en) | A fast method for generating elliptical figures in computer graphics | |
| RU2054713C1 (en) | Device for displaying three-dimensional images when graphical information is displayed | |
| JP2734735B2 (en) | Circle drawing method and device | |
| SU1534455A1 (en) | Device for displaying graphic information on crt screen | |
| SU807362A1 (en) | Device for shaping vectors on crt screen | |
| EP0256488A2 (en) | Method of interpolating pixel values | |
| JPS59123924A (en) | Output control system for arcuate graph |