JPH0145156Y2 - - Google Patents

Description

【考案の詳細な説明】 技術分野 本考案は電圧制限回路に関し、特に予め定めら
れた第１レベルよりも低い入力電圧はそのまま出
力し、第１レベルよりも高い値の第２レベルを越
える入力電圧に対しては出力電圧を第２レベルに
制限する電圧制限回路に関するものである。

背景技術 近年、半導体技術の急速な発達に伴なつて各種
回路がワンチツプ化されている。この場合、半導
体集積回路に於いては、チツプシユリングが進む
過程で論理素子のスレツシヨルドレベルが下がる
傾向にある。この結果、ワンチツプのマイクロプ
ロセツサの内部に設けられているメモリあるいは
単体のメモリに情報を書き込むに際して、ピン構
成および機能が同一でありながら、スレツシヨル
ドレベルの違いから従来の書込器が使用出来ない
場合が生ずる。つまり、従来の書込器に於ける電
源回路は、第１図に示すように電源の出力電圧
E₃は予め定められた電圧E₂に一定化して出力す
る機能しか有していない。従つて、スレツシヨル
ドレベルが電圧E₂よりも十分低いE₁以下の素子
に対しては書き込みが行なえなくなつている。

このように問題を解決するものとしては、電源
ラインに第２図、第３図に示すクランプ回路を設
けることが考えられる。つまり、第２図に於いて
は、抵抗１を介して入力電圧Eiを負荷に供給する
とともに、抵抗１の出力側とアース間に第１図に
示すレベルE₁のツエナー電圧を有するツエナー
ダイオード２を設けることにより出力電圧E₀を
E₁に規制するものである。また、第３図に示す
回路に於いては、抵抗１の出力側をダイオード３
を介して電源E₂に接続することにより、出力電
圧E₀をE₂に規制するものである。

しかしながら、上記回路に於いては、電源ライ
ンに対して直列に抵抗１が介在される関係上、出
力インピーダンスが高くなつて書き込みに必要な
大電流を取り出すことが困難になる。また、特に
第３図に示す回路に於いては、E₂なる中電位電
源を新たに設ける必要が生ずるために、これに伴
なつて電源回路のコストが大幅に上昇する等の
種々問題を有している。

考案の開示 従つて、本考案による目的は、第１設定電圧以
下はそのまま出力し、第１設定電圧よりも高い第
２設定電圧を越える電圧は第２設定電圧に制限し
て出力するとともに、出力電流容量を大きくする
ことが出来る電圧制限回路を提供することであ
る。

このような目的を達成するために本考案は、定
電圧回路と第１トランジスタとを並列に入出力端
間に接続するとともに、入力端とアース間に抵抗
を介して接続されたツエナーダイオードがオフの
状態に於いては、入力電圧が第１設定電圧以下と
して前記第１トランジスタをオンさせることによ
り入力電圧をそのまま出力し、ツエナーダイオー
ドがオンの状態に於いては、入力電圧が第１設定
電圧以下であるとして前記第１トランジスタをオ
フさせて前記定電圧回路による出力電圧の制限を
行なうものである。

このように構成された電圧制限回路に於いて
は、入力電圧に応じて出力電圧の制御が行なえる
とともに、電源ラインに対して直列に抵抗が介在
されなくなることから、出力インピーダンスが低
下して、出力電流容量を十分に大きくすることが
出来る優れた効果を有する。

考案を実施するための最良の形態 第４図は本考案による電圧制限回路の一実施例
を示す回路図である。同図に於いて４は回路の入
出力間に設けられた定電圧回路であつて、電流制
限用のトランジスタ４ａと、入力電圧をトランジ
スタ４ａのベースに加える抵抗４ｂと、トランジ
スタ４ａのベース電圧を一定にして出力電圧E₀
を電圧E₂に制限するツエナーダイオード４ｃと
によつて構成されている。５，６は定電圧回路４
の入力側とアース間に直列接続されたツエナーダ
イオードと抵抗の直列体であつて、ツエナーダイ
オード５のツエナー電圧が第１図に示す電圧E₁
を設定している。７はコレクタ抵抗８を介して定
電圧回路４の入力側とアース間に接続されたトラ
ンジスタであつて、抵抗９を介して抵抗６の両端
電圧をベース入力としている。１０は定電圧回路
４に対して並列に接続されたトランジスタ、１１
はコレクタ抵抗１２を介してトランジスタ１０の
ベースとアース間に接続されたトランジスタであ
つて、トランジスタ７のコレクタ出力を抵抗１３
を介してベース入力としている。

このように構成された電圧制限回路に於いて、
ツエナーダイオード５のツエナー電圧E₁よりも
低い例えば第１図に示す５Ｖの入力電圧Eiが供給
されると、ツエナーダイオード５はオフとなつて
いために抵抗６の両端電圧は零である。この結
果、この抵抗６の両端電圧をベース入力とするト
ランジスタ７がオフとなる。トランジスタ７がオ
フ状態になると、入力電圧Eiが抵抗８，１３を介
してトランジスタ１１に供給されるために、この
トランジスタ１１がオンとなる。トランジスタ１
１がオンになると、トランジスタ１０のベース抵
抗１２を介してアースに落されるために、このト
ランジスタ１０がオンとなつて入力電圧Eiがほぼ
出力電圧E₀として出力される。つまり、設定電
圧E₁よりも低い入力電圧Eiはトランジスタ１０
を介してほぼそのままの状態で出力電圧E₀とし
て送出されることになる。

次に第１図に示す設定電圧E₂よりも高い電圧
E₃が入力電圧Eiとして供給されると、ツエナー
ダイオード５がオンとなり、これに伴なつて抵抗
６の両端電圧が上昇してトランジスタ７がオンと
なる。トランジスタ７がオンになるとトランジス
タ１１がオフとなり、これに伴なつてトランジス
タ１０もオフとなる。一方、定電圧回路４はその
内部に設けられているツエナーダイオード４ｃの
ツエナー電圧によつて、設定電圧E₂以上の入力
電圧Eiがすべて電圧E₂に規制された後に出力電
圧E₀として送出される。つまり、上記構成によ
る回路に於いては、設定値E₁よりも低い電圧の
入力信号Eiはそのまま出力電圧E₀として出力さ
れ、設定値E₂を越える入力電圧Eiは電圧E₂にす
べて規制された状態で出力電圧E₀として送出さ
れることになる。

なお、定電圧回路４は上記構成による回路に限
定されるものではなく、いかなる構成の定電圧回
路であつても良いことは言うまでもない。

以上説明したように、上記構成による電圧制限
回路によれば、電源ラインに抵抗が介在されない
ことから出力インピーダンスが低くなり、これに
伴なつて出力電流容量を十分に大きく設定するこ
とができる。

【図面の簡単な説明】

第１図は電圧制限特性を示す図、第２図、第３
図は従来の電圧制限回路の一例を示す回路図、第
４図は本考案による電圧制限回路の一実施例を示
す回路図である。 ４……定電圧回路、５……ツエナーダイオー
ド、６，８，９，１２，１３……抵抗、７，１
０，１１……トランジスタ。

Claims (1)

【実用新案登録請求の範囲】
1. 入力端と出力端との間に接続された第１トラン
   ジスタと、前記入力端とアース間に接続されたツ
   エナーダイオードと抵抗の直列体と、前記ツエナ
   ーダイオードのオフ時には前記第１トランジスタ
   をオン制御し、かつ前記ツエナーダイオードのオ
   ン時には前記第１トランジスタをオフ制御する第
   ２トランジスタと、前記第１トランジスタに対し
   て並列に接続されて出力電圧を前記ツエナーダイ
   オードのツエナー電圧よりも高い値に一定化する
   定電圧回路とを備えた電圧制御回路。