JPS6226111B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、チツプセレクト端子に与えるバツク
アツプ電源の制御回路に関する。

従来この種の回路は、例えば第１図に示すよう
に、メモリ１への誤書込みを防止するためのチツ
プセレクト端子CS（一般にLowレベルで書込み
が許可される。）が２個ある場合は、２つの回路
で制御を行なつている。すなわち、回路Ａは電源
の立上り／立下りにおけるメモリの誤動作（誤書
込み）を防ぐための回路であり、回路Ｂはメモリ
にRead／Writeを行うための通常の論理回路であ
る。回路Ａは、入力される電圧が規定電圧以上に
なるとフオトカプラ２内のトランジスタをオンし
てチツプセレクト端子CS１をLow Levelにする
ことによつて、電源投入時におけるCS２の不安
定な動き（第２図に示す）による誤動作を防いで
いる。しかし、チツプセレクト端子が１個のメモ
リに対しては、この回路は適用できない。そこ
で、従来チツプセレクト端子CSが１個のメモリ
１′に対しては、第３図のように回路Ａと回路Ｂ
とを、ORゲート３を通じてチツプセレクト端子
CSに結線することにより、電源投入時のメモリ
１′の誤動作を防いでいる。しかし、誤動作を防
止するためのORゲート３にもバツテリーバツク
アツプが必要となり、電池４の消費電力が大きく
なるという欠点があつた。

従つて本発明の目的は、１個のチツプセレクト
端子を持つ回路のバツテリーバツクアツプに要す
る消費電力を低減することにある。

本発明によれば、選択信号を発生する論理回路
と、この回路の電圧が規定電圧に達したことを検
出する手段とを電気的に直列に接続してチツプセ
レクト端子に与え、論理回路が規定電圧に達した
時にのみ選択信号を与えることを特徴とするチツ
プセレクト制御回路が得られる。

次に、本発明の一実施例を示す第４図を参照し
て本発明を詳細に説明する。

電圧比較器５は入力電源（装置電源）が4.5V
以上になつたことを検出してその出力をLowレベ
ルにする。しかし、電圧比較器５の電源電圧も同
時に立上るため、電源投入直後において、その出
力が不安定になり、場合によつては入力電源が
4.5V以下にもかかわらずその出力がLowレベルに
なることがある。この状態においても、フオトカ
プラ６の一次側に電流が流れないように、ツエナ
ーダイオードZDを直列に挿入している。ダイオ
ード７は5V電源が入つたときに、メモリ１′が動
作するのに十分な電源を供給できるようにたとえ
ば、シヨツトキーダイオードが用いられる。ダイ
オード８は、入力電源が規定電圧以下のときに、
メモリ１′のデータ保持をするのに十分な電圧を
バツテリー９より供給するために設けられてい
る。フオトカプラ６のエミツタ端子は、オープン
コレクタタイプのトランジスタ１０のコレクタ端
子に接続されている。従つてフオトカプラ６内の
トランジスタはそのオン・オフをトランジスタ１
０により規制されている。抵抗Ｒは、ほぼ電源電
圧に等しいHighレベルの入力信号をチツプセレ
クト端子CSに与えるために設けられ、これによ
りスタンバイ時の電源電流を最小にすることがで
きる。

次にこの回路の動作について説明する。装置電
源が投入されると、電圧比較器５は入力電源が
4.5V以上になつたときに出力をLowレベルにす
る。それによつて、フオトカプラ６の一次側のダ
イオードが発光し、二次側のトランジスタがON
になる。それまでの間に、電源投入によつてたと
え論理回路１１が誤動作したとしても、メモリ
１′のチツプセレクト端子CSへのHighレベル信号
の供給には何ら影響することはない。

本発明は以上説明したように、オープンコレク
タタイプのトランジスタを用いてフオトカプラー
の動作を制御したことによつて、電源投入時にお
けるバツテリバツクアツプ回路の誤動作を生じる
ことなく、チツプセレクト端子が１個のメモリ等
の回路を制御することができる。

【図面の簡単な説明】

第１図、第２図および第３図は、従来のチツプ
セレクト端子のバツテリバツクアツプ回路を示す
図、第４図は、本発明の一実施例を示す図であ
る。 １′……メモリ、５……電圧比較器、６……フ
オトカプラ、７，８……ダイオード、９……バツ
テリ電源、１０……トランジスタ、１１……論理
回路。

Claims (1)

【特許請求の範囲】
1. １ 選択信号を発生する論理回路と、前記論理回
   路の電源電圧が規定動作電圧に達したことを検出
   する手段とを電気的に直列に接続してチツプセレ
   クト端子に与えることを特徴とするチツプセレク
   ト制御回路。