JPH0145665B2 - - Google Patents
Info
- Publication number
- JPH0145665B2 JPH0145665B2 JP58016761A JP1676183A JPH0145665B2 JP H0145665 B2 JPH0145665 B2 JP H0145665B2 JP 58016761 A JP58016761 A JP 58016761A JP 1676183 A JP1676183 A JP 1676183A JP H0145665 B2 JPH0145665 B2 JP H0145665B2
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- vertical
- coordinate
- projection data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Image Processing (AREA)
- Image Analysis (AREA)
Description
【発明の詳細な説明】
発明の属する技術分野
ラスター走査によつて得られた画像の2値化信
号の論理“1”(または“0”)の部分の総和を各
水平走査毎にとれば、2値化画像の水平走査方向
(X方向と呼ぶ)への射影分布が得られる。本発
明は前記X方向の射影分布と同時に、画像の垂直
方向(Y方向と呼ぶ)への同様な射影分布を高速
に求めるための回路に関する。Detailed description of the invention: Technical field to which the invention pertains If the sum of the logical "1" (or "0") parts of the binary signal of an image obtained by raster scanning is calculated for each horizontal scan, A projection distribution of the binarized image in the horizontal scanning direction (referred to as the X direction) is obtained. The present invention relates to a circuit for quickly obtaining a similar projection distribution in the vertical direction (referred to as the Y direction) of an image at the same time as the projection distribution in the X direction.
従来技術とその問題点
第1図は図外の工業用テレビカメラ(以下単に
カメラと呼ぶ)における画面の走査方向を示し、
1は画面、2は水平(X方向)走査であり、3は
該水平走査2の繰返されて進む垂直方向(Y方
向)を示す。また第2図は射影分布の一例を示
し、4は画像信号を2値化した画素で構成される
2値化画像、5はパターン、5Aは該パターン5
の水平射影分布、5Bは前記パターン5の垂直射
影分布である。Prior art and its problems Figure 1 shows the scanning direction of the screen of an industrial television camera (hereinafter simply referred to as a camera), which is not shown in the figure.
1 is a screen, 2 is a horizontal (X direction) scan, and 3 is a vertical direction (Y direction) in which the horizontal scan 2 is repeated. Further, FIG. 2 shows an example of a projection distribution, where 4 is a binarized image composed of pixels obtained by binarizing an image signal, 5 is a pattern, and 5A is the pattern 5.
5B is the vertical projection distribution of the pattern 5.
従来水平走査方向(X方向)に直交する垂直方
向(Y方向)への射影分布を求めるには、カメラ
からの出力の2値化画像信号より得た画素データ
を走査の順に一旦メモリに記憶し、1画面の走査
終了とともに、今度はY方向に並んだデータを連
続して順次読出して処理していた。 Conventionally, in order to obtain the projection distribution in the vertical direction (Y direction) orthogonal to the horizontal scanning direction (X direction), pixel data obtained from the binary image signal output from the camera is temporarily stored in memory in the order of scanning. , When the scanning of one screen is completed, the data arranged in the Y direction is sequentially read out and processed.
しかしこの方法では1画面の画像を記憶してお
くためのメモリと、これを各X座標(X方向に数
えた画素の位置を言う。以後Y座標についても同
様に定義する。)毎に、同一のX座標を持つてY
方向に並んだ画素データを読出す必要があり、こ
のための処理時間が、実質的にカメラによる1画
面の走査時間とほぼ同程度になる。工業用のパタ
ーン認識では刻々に変化する画像を1画面毎に計
算処理する必要があるが、このように処理時間が
掛かることが基本的な問題点となつている。 However, this method requires a memory for storing one screen of images, and a memory for each X coordinate (the position of pixels counted in the X direction. The Y coordinate will be defined in the same manner from now on) Having the X coordinate of Y
It is necessary to read out the pixel data arranged in the direction, and the processing time for this is substantially the same as the scanning time of one screen by a camera. In industrial pattern recognition, it is necessary to perform calculation processing for each screen of images that change from moment to moment, but the fundamental problem is that the processing takes time.
発明の目的とその要点
本発明は、前記のように1画面分の画素データ
を記憶するメモリを必要とせず、しかも1画面の
走査終了とともに、同時に水平X、垂直Y両方向
への射影分布を求め終わることにより上記の問題
点を解決することを目的とする。Purpose of the invention and its main points As described above, the present invention does not require a memory to store pixel data for one screen, and moreover, the projection distribution in both the horizontal X and vertical Y directions is simultaneously determined at the end of scanning one screen. The purpose is to solve the above problems by completing the following steps.
本発明の要点は1画面分の各Y座標毎の水平射
影データを記憶させる水平射影データメモリのほ
かに、特に、水平アドレスカウンタによつてアク
セスされる2つのメモリであつて、それぞれ奇数
番目、偶数番目の水平同期信号によつて入/出力
の状態の切換えられる第1、第2の垂直射影デー
タメモリを設けると共に、各水平走査のX座標の
各点毎に、前記第1または第2の垂直射影データ
メモリのうち出力指定された一方のメモリから該
X座標に対応するアドレスの垂直射影データを取
り出して、新に走査された前記X座標の画素デー
タを積算したうえ、その積算値を入力指定された
もう一方の垂直射影データメモリのアドレスへの
入力とする垂直画素プリセツトカウンタを設ける
点にある。 The key point of the present invention is that in addition to a horizontal projection data memory that stores horizontal projection data for each Y coordinate for one screen, there are two memories accessed by a horizontal address counter, each with an odd numbered First and second vertical projection data memories whose input/output states are switched by even-numbered horizontal synchronizing signals are provided, and the first or second vertical projection data memory is provided for each point of the X coordinate of each horizontal scan. Take out the vertical projection data at the address corresponding to the X coordinate from one of the vertical projection data memories designated for output, integrate the newly scanned pixel data at the X coordinate, and input the integrated value. A vertical pixel preset counter is provided as an input to the address of the other designated vertical projection data memory.
発明の実施例
次に本発明を実施例について第3〜8図を用い
て説明する。図中同一符号は同一または相当部分
を示す。Embodiments of the Invention Next, embodiments of the present invention will be described with reference to FIGS. 3 to 8. The same reference numerals in the figures indicate the same or corresponding parts.
まず第3図により射影分布の定義を説明する。
7は画像信号を2値化して得られた画素で、8は
各画素の水平X走査方向での座標で走査順序に従
つて画素毎に1、2…i…Mと表わす。同様に9
は垂直Y方向の各画素の座標で走査の順に画素毎
に1、2、…j…Nと表わす。10はX座標i、
Y座標jにある画素の画素データP(i、j)を
表わす。走査順序は1水平X走査(i=1、2、
…M)毎に、jが1つづつ進んで行く。この時垂
直Y方向への垂直射影分布は下式で示される。 First, the definition of projective distribution will be explained with reference to FIG.
7 is a pixel obtained by binarizing the image signal, and 8 is the coordinate of each pixel in the horizontal X scanning direction, which is expressed as 1, 2...i...M for each pixel according to the scanning order. Similarly 9
is the coordinate of each pixel in the vertical Y direction, and is expressed as 1, 2, . . . j . . . N for each pixel in the order of scanning. 10 is the X coordinate i,
Pixel data P(i, j) of a pixel at Y coordinate j is represented. The scanning order is 1 horizontal X scan (i=1, 2,
...M), j advances by one. At this time, the vertical projection distribution in the vertical Y direction is expressed by the following formula.
N
〓j=1
P(i、j) (i=1、2、…M)
p(i、j)=“0”または“1”
ただし上式で“0”は背景など射影分布検出の
非対象パターン部分、“1”は同じく対象パター
ン部分である。 N 〓 j=1 P(i, j) (i=1, 2,...M) p(i, j)=“0” or “1” However, in the above equation, “0” means that there is no projection distribution detection such as the background. The target pattern portion "1" is also the target pattern portion.
同様に水平X方向の水平射影分布は下記で示さ
れる。 Similarly, the horizontal projection distribution in the horizontal X direction is shown below.
M
〓i=1
P(i、j) (j=1、2、…N)
次に第4図を基に第5図、第6図を参照しつつ
垂直Y射影分布検出回路を説明する。垂直射影デ
ータメモリ14(以後YAメモリと書く)、垂直
射影データメモリ15(以後YBメモリと書く)
の端子Aに与えられるアドレス35は第3図で説
明したX座標に対応している。水平アドレスカウ
ンタ11は、端子CRに与えられる水平同期信号
(以下*HSYC信号と書く)22によつて各水平
走査の先頭でクリヤされ、端子CKに与えられる
クロツク信号(以下CLK信号と書く)21をカ
ウントして走査の進行にともない水平走査の走査
位置(X座標)に対応したアドレスを端子Qに出
力する。なお該CLK信号21は画素すなわち座
標の更新にタイミングが一致したクロツクパルス
信号である。前記水平アドレスカウンタ11の出
力は後述のようにDMA反転信号(*DMA)3
8を端子に与えられて射影パターン抽出期間に
閉となるバツフア12を介して、YAメモリ14
およびYBメモリ15の端子Aにアドレス入力3
5(第5図B同符号(14,15−A))として
与えられる。 M 〓 i=1 P(i, j) (j=1, 2, . . . N) Next, the vertical Y projection distribution detection circuit will be explained based on FIG. 4 and with reference to FIGS. 5 and 6. Vertical projection data memory 14 (hereinafter referred to as YA memory), vertical projection data memory 15 (hereinafter referred to as YB memory)
The address 35 given to terminal A of corresponds to the X coordinate explained in FIG. The horizontal address counter 11 is cleared at the beginning of each horizontal scan by a horizontal synchronizing signal (hereinafter referred to as *HSYC signal) 22 applied to terminal CR, and is cleared by a clock signal (hereinafter referred to as CLK signal) 21 applied to terminal CK. It counts and outputs an address corresponding to the scanning position (X coordinate) of the horizontal scanning to the terminal Q as the scanning progresses. Note that the CLK signal 21 is a clock pulse signal whose timing coincides with updating of pixels, that is, coordinates. The output of the horizontal address counter 11 is a DMA inversion signal (*DMA) 3 as described later.
8 is applied to the terminal and is closed during the projection pattern extraction period, through the YA memory 14.
and address input 3 to terminal A of YB memory 15.
5 (same symbols (14, 15-A) in FIG. 5B).
分周回路16は端子CKにて*HSYC信号22
を入力とし、これを1/2に分周して端子Q,に
出力する。すなわちタイミングチヤート第5図A
に示すように1水平走査毎に“1”と“0”が入
れ替わる分周信号31(16−Q),32(16
−)をそれぞれ端子Q,から出力する。該分
周信号31,32は互に反転関係にある。前記分
周信号31,32は第4図において、CLK信号
21をNOT素子28で反転したクロツク反転信
号(以後*CLK信号と書く)39とNAND素子
27によりNAND条件が取られ、その出力がそ
れぞれYBメモリ15、YAメモリ14の端子
にリード/ライト信号(第5図A34(15−
WR),33(14−))として与えられる。
すなわち第5図Aのように前記分周信号31,3
2が“1”の場合*CLK信号39に同期して、
*CLK信号が“1”すなわちCLK信号が“0”
で安定した時ライト(書込み)信号が、また前記
分周信号31,32が“0”の場合には*CLK
信号39と関係なくリード(読出し)信号が与え
られる。従つてYAメモリ14またはYBメモリ
15の一方に射影データが書込まれる時は他方は
射影データの出力(読出し)を行う。 Frequency divider circuit 16 *HSYC signal 22 at terminal CK
is input, the frequency is divided by 1/2, and the frequency is output to terminal Q. In other words, timing chart Figure 5 A
As shown in the figure, the frequency-divided signals 31 (16-Q) and 32 (16
-) are output from terminal Q, respectively. The frequency-divided signals 31 and 32 are inverted from each other. In FIG. 4, the frequency-divided signals 31 and 32 are subjected to NAND conditions by a clock inversion signal (hereinafter referred to as *CLK signal) 39, which is obtained by inverting the CLK signal 21 by a NOT element 28, and a NAND element 27, and their outputs are respectively Read/write signals to the terminals of YB memory 15 and YA memory 14 (A34 (15-
WR), 33(14-)).
That is, as shown in FIG. 5A, the frequency-divided signals 31, 3
When 2 is “1” *Synchronized with CLK signal 39,
*CLK signal is “1”, that is, CLK signal is “0”
*CLK when the write signal is stable and when the frequency division signals 31 and 32 are "0".
A read signal is given regardless of signal 39. Therefore, when projection data is written into either the YA memory 14 or the YB memory 15, the other outputs (reads) the projection data.
第4図においてデータセレクタ17は分周信号
32(16−)を端子に受けて、YAメモリ
14またはYBメモリ15のD/I端子から端
子A,Bに与えられる出力のうちデータ出力(デ
ータ読出し)モードにある方の出力を選択し出力
する。この出力が垂直画素プリセツトカウンタ
(以後プリセツトカウンタと書く)18の端子D
にプリセツト値として与えられる。他方プリセツ
トカウンタ18の端子CKには、現走査中の2値
化画像信号(以後DATAと書く)23(第5図
B同符号)とCLK信号21(第5図B同符号)
とのAND条件をAND素子26で取つた、現走査
中の座標の画素データ信号(第5図B36(18
−CK))が与えられる。このようにしてプリセツ
トカウンタ18は前記プリセツト値に対し
DATA23が“1”であればCLK信号21に同
期して+1だけカウントアツプし、DATA23
が“0”であれば前記プリセツト値をそのまま保
持する、と言うように前記プリセツト値を積算更
新する。こうして積算更新された前記プリセツト
値はプリセツトカウンタ18の出力端子Qからメ
モリ入力バツフア19を介し、YAメモリ14ま
たはYBメモリ15のうち書込みモードにある方
のD/I端子に入力データとして供給され記憶
される。すなわち以上のYAメモリ14、YBメ
モリ15のリード/ライト動作における垂直射影
データの動きは第4図点線WAまたはWBのよう
に、1水平走査期間中YAメモリ14から各座標
点のアドレス毎に読出された垂直射影データは、
該アドレス毎に積算更新されてYBメモリ15に
順次書込まれ、同様にYBメモリ15から読出さ
れた垂直射影データは積算更新されてYAメモリ
14に書込まれ、以上の点線WAまたはWBのリ
ード/ライト動作が各水平走査毎に入れ替る。 In FIG. 4, the data selector 17 receives the frequency-divided signal 32 (16-) at its terminal, and outputs data (data readout) among the outputs given to the terminals A and B from the D/I terminal of the YA memory 14 or YB memory 15. ) mode and output it. This output is the terminal D of the vertical pixel preset counter (hereinafter referred to as preset counter) 18.
is given as a preset value. On the other hand, the terminal CK of the preset counter 18 receives a binary image signal (hereinafter referred to as DATA) 23 (same reference numeral in FIG. 5B) currently being scanned and a CLK signal 21 (same reference numeral in FIG. 5B).
The pixel data signal of the coordinates currently being scanned (FIG. 5 B36 (18
−CK)) is given. In this way, the preset counter 18 is set to the preset value.
If DATA23 is “1”, it is counted up by +1 in synchronization with CLK signal 21, and DATA23
If the value is "0", the preset value is held as it is, and the preset value is updated in an integrated manner. The preset value thus integrated and updated is supplied as input data from the output terminal Q of the preset counter 18 to the D/I terminal of the YA memory 14 or the YB memory 15 which is in the write mode via the memory input buffer 19. be remembered. In other words, the movement of the vertical projection data in the above read/write operations of the YA memory 14 and YB memory 15 is as shown by the dotted line WA or WB in FIG. The vertical projection data is
The integration is updated for each address and sequentially written to the YB memory 15. Similarly, the vertical projection data read from the YB memory 15 is integrated and updated and written to the YA memory 14. /Write operations are swapped for each horizontal scan.
一方シフトレジスタ40は1画面分の走査期間
に出力される射影パターン抽出期間信号(以後
DMA信号と書く)37(ただしこのDMA信号
37はDMA反転信号(以後*DMA信号と書く)
38をNOT素子28により反転して作られる。
また第6図Aに同符号で示す。)を入力とし、*
HSYC信号22(第6図A同符号)を同期信号と
し、該DMA信号37に対し1水平走査期間だけ
遅れた信号41(第6図A同符号(40−QA))
を端子QAに出力する。この端子QA部の信号4
1とCLK信号21とのNAND条件がNAND素子
27によつて取られて、プリセツトカウンタ18
の端子LDに与えられ前記プリセツト値のロード
信号“0”となるが、画面走査の最初の1水平走
査期間すなわち第6図AにおけるDMA信号37
の立上り後のT1の期間のみは前記信号41が
“0”のため前記ロード信号は“1”となつて前
記プリセツト値のプリセツトカウンタ18へのロ
ード(書込み)が禁止される。このため前記期間
T1の間はYAメモリ14またはYBメモリ15
の中読出される側の方にある、期間T1以前の積
算の垂直射影データ(前記プリセツト値)は読込
まれず、プリセツトカウンタ18は0から新たに
計数を開始することになる。なおこの場合プリセ
ツトカウンタ18は端子CRにクリヤ信号として
DMA信号37が与えられ、射影パターン抽出期
間の開始前すなわちDMA信号37が“0”の時
にクリヤされDMA信号37が“1”の期間のみ
計数を行なう。このようにしてYAメモリ14お
よびYBメモリ15の一方には、前回までの水平
走査において各X座標(i=1、2、…M)毎
に、同一のX座標を持つてY方向に積算された画
素データ“1”の画素数が積算の垂直射影データ
として記憶されており、他方には該積算の垂直射
影データに現水平走査中の各画素データが積算更
新されて新たに記憶される。 On the other hand, the shift register 40 receives a projection pattern extraction period signal (hereinafter referred to as
(written as DMA signal) 37 (However, this DMA signal 37 is a DMA inverted signal (hereinafter written as *DMA signal)
38 is inverted by the NOT element 28.
They are also shown with the same reference numerals in FIG. 6A. ) as input, and *
The HSYC signal 22 (same symbol in FIG. 6A) is used as a synchronization signal, and the signal 41 delayed by one horizontal scanning period with respect to the DMA signal 37 (same symbol in FIG. 6A (40-QA))
Outputs to terminal QA. Signal 4 of this terminal QA section
1 and the CLK signal 21 is taken by the NAND element 27, and the preset counter 18
The preset value load signal "0" is applied to the terminal LD of the screen, but the DMA signal 37 in the first horizontal scanning period of screen scanning, that is, in FIG.
Since the signal 41 is "0" only during the period T1 after the rise of the signal, the load signal becomes "1" and loading (writing) of the preset value to the preset counter 18 is prohibited. Therefore, during the period T1, the YA memory 14 or the YB memory 15
The vertical projection data (the preset value) accumulated before the period T1, which is on the side to be read during the period T1, is not read, and the preset counter 18 starts counting anew from 0. In this case, the preset counter 18 sends a clear signal to the terminal CR.
The DMA signal 37 is applied and cleared before the projection pattern extraction period starts, that is, when the DMA signal 37 is "0", and counting is performed only during the period when the DMA signal 37 is "1". In this way, one of the YA memory 14 and the YB memory 15 stores information accumulated in the Y direction with the same X coordinate for each X coordinate (i=1, 2,...M) in the previous horizontal scan. The number of pixels of pixel data "1" is stored as integrated vertical projection data, and on the other hand, each pixel data during the current horizontal scan is integrated and updated to the integrated vertical projection data and newly stored.
従つて第7図に示すようにK番目の水平走査
(すなわちY座標がKの位置)の終了にともない、
YAメモリ14またはYBメモリ15のうち該水
平走査の期間中読出しに使われた方には読出しデ
ータ29が入り、書込みに使われた方には書込み
データ30が入る。すなわちK番目までの走査
で、X座標の位置毎に、それまでの垂直方向に現
れた“1”の画像データの総和が得られる。前記
書込みデータ30すなわち積算の垂直射影データ
を前述と同様に式で示すと次のようになる。 Therefore, as shown in FIG. 7, upon completion of the K-th horizontal scan (that is, the position where the Y coordinate is K),
Read data 29 is stored in the YA memory 14 or YB memory 15 used for reading during the horizontal scanning period, and write data 30 is stored in the YA memory 14 or YB memory 15 used for writing. That is, by scanning up to the K-th scan, the sum of image data of "1" appearing in the vertical direction up to that point is obtained for each X-coordinate position. The written data 30, that is, the integrated vertical projection data, can be expressed by the following equation in the same manner as described above.
K
〓j=1
(i、j) (i=1、2、…M) (1)
P(i、j)=“0”または“1”
従つて1画面分の走査が終了すれば前記(1)式は
下記のようになり、
N
〓j=1
P(i、j) (i=1、2、…M)
水平走査の各位置(X座標)(i=1、2、…
M)毎に画素データを垂直方向へ射影した垂直射
影データN
〓j=1
P(i、j)からなる垂直射影分布が
得られる。 K 〓 j=1 (i, j) (i=1, 2,...M) (1) P (i, j) = “0” or “1” Therefore, once the scanning for one screen is completed, the above ( 1) The formula is as follows, N 〓 j=1 P(i, j) (i=1, 2,...M) Each position (X coordinate) of horizontal scanning (i=1, 2,...
A vertical projection distribution consisting of vertical projection data N 〓 j=1 P (i, j) obtained by vertically projecting the pixel data for each M) is obtained.
以上の説明では2値化画像の論理“1”の部分
の射影分布検出について述べたが、2値化画像信
号(DATA)23として反転した信号を与える
とすれば論理“0”の画像部分の射影分布が検出
できることは容易にわかるであろう。 In the above explanation, the projection distribution detection of the logic "1" part of the binarized image was described, but if an inverted signal is given as the binarized image signal (DATA) 23, the image part of the logic "0" It will be easy to see that a projective distribution can be detected.
さてDMA信号37が“0”すなわち画面走査
により射影パターン抽出を行わない期間、該
DMA信号37をCPUアドレスバスバツフア13
およびCPUデータバスバツフア20の端子に
与えることによりCPU(図示せず)はアドレスバ
スAB24、CPUアドレスバスバツフア13を介
してYAメモリ14、YBメモリ15に対しアク
セス可能となり、前記垂直射影データが該CPU
によりデータバスDB25、CPUデータバスバツ
フア20を介してYAメモリ14、YBメモリ1
5から読出される。なお該CPUデータバスバツ
フア20は両方向性のバツフアであり、YAメモ
リ14、YBメモリ15へのデータの書込みも可
能で、前記垂直射影データをCPU側から加工す
ることも可能となつている。 Now, during the period when the DMA signal 37 is "0", that is, the projection pattern is not extracted by screen scanning, the corresponding
DMA signal 37 to CPU address bus buffer 13
and the terminals of the CPU data bus buffer 20, the CPU (not shown) can access the YA memory 14 and the YB memory 15 via the address bus AB24 and the CPU address bus buffer 13, and the vertical projection data is the CPU
YA memory 14, YB memory 1 via data bus DB25 and CPU data bus buffer 20.
5. The CPU data bus buffer 20 is a bidirectional buffer, and data can be written to the YA memory 14 and YB memory 15, and the vertical projection data can also be processed from the CPU side.
次に前記垂直射影分布の検出動作と並行して動
作する、水平X方向の射影分布の検出回路につい
て第8図を基に、第5図、第6図を参照しつつ説
明する。すなわち垂直アドレスカウンタ49は画
面の走査開始時に垂直同期信号(*VSYC)44
を端子CRに与えられてクリヤされたのち、端子
CKに与えられる水平同期信号(*HSYC)22
を計数して、垂直Y方向の座標に対応したアドレ
スを端子Qに出力する。このアドレスは射影パタ
ーン抽出期間中“0”となるDMA反転信号(*
DMA)38によつてメモリアドレスバツフア4
7が閉となることによつて、水平射影データメモ
リ48に与えられる。他方水平画素カウンタ45
は各水平走査のために端子CRに与えられる水平
同期後縁信号(*HSYCR)43(第6図B同符
号)によつてクリヤされた後、AND素子26を
介して端子CKに与えられる、2値化画素信号
DATA23とCLK信号21とのANDになる画素
データ信号36(第5図B同符号(45−CK))
を、CLK信号21と同期して計数積算する。1
水平走査終了後、該画素データ信号36の1水平
走査分の積算値すなわち、その水平走査のY座標
におけるX方向への水平射影データはメモリ入力
バツフア46を介して、水平射影データメモリ4
8に対し、該水平射影データメモリ48の端
子に与えられる水平同期前縁信号(*HSYCF)
42(第6図B同符号)によつて書込まれる。 Next, a detection circuit for detecting a projection distribution in the horizontal X direction, which operates in parallel with the operation for detecting the vertical projection distribution, will be described based on FIG. 8 and with reference to FIGS. 5 and 6. In other words, the vertical address counter 49 receives the vertical synchronization signal (*VSYC) 44 at the start of screen scanning.
is applied to the terminal CR and cleared, then the terminal
Horizontal synchronization signal (*HSYC) 22 given to CK
is counted, and an address corresponding to the coordinate in the vertical Y direction is output to terminal Q. This address is a DMA inversion signal (*
Memory address buffer 4 by DMA) 38
7 is closed, it is applied to the horizontal projection data memory 48. On the other hand, horizontal pixel counter 45
is cleared by the horizontal synchronization trailing edge signal (*HSYCR) 43 (same symbol in FIG. 6B) applied to the terminal CR for each horizontal scan, and then applied to the terminal CK via the AND element 26. Binarized pixel signal
Pixel data signal 36 which is AND of DATA23 and CLK signal 21 (same symbol (45-CK) in Figure 5B)
are counted and integrated in synchronization with the CLK signal 21. 1
After the horizontal scanning is completed, the integrated value of the pixel data signal 36 for one horizontal scanning, that is, the horizontal projection data in the X direction at the Y coordinate of the horizontal scanning is transferred to the horizontal projection data memory 4 via the memory input buffer 46.
8, the horizontal synchronization leading edge signal (*HSYCF) applied to the terminal of the horizontal projection data memory 48
42 (same reference numeral in FIG. 6B).
このようにして1画面の走査終了後水平射影デ
ータメモリ48には各水平走査(各Y座標)につ
いての1画面分の水平射影データが記憶され、前
述の垂直射影データの場合と同様にCPUによつ
てアドレスバスAB24、およびCPUアドレスバ
スバツフア13よりのアクセスにより、CPUデ
ータバスバツフア20、データバスDB25を介
して読出される。なおこの時の水平X方向の水平
射影分布を前記同様式で示すと
M
〓i=1
P(i、j) (i=1、2、…N)
で表わされる。 In this way, after one screen has been scanned, one screen's worth of horizontal projection data for each horizontal scan (each Y coordinate) is stored in the horizontal projection data memory 48, and is stored in the CPU as in the case of the vertical projection data described above. Therefore, by accessing from address bus AB24 and CPU address bus buffer 13, data is read via CPU data bus buffer 20 and data bus DB25. Note that the horizontal projection distribution in the horizontal X direction at this time is expressed by M 〓 i=1 P(i, j) (i=1, 2, . . . N) using the same formula as above.
発明の効果
以上詳述したように本発明によれば、画面の走
査に同期しながらその座標点までの、各Y座標毎
の水平射影データおよび各X座標毎の垂直射影デ
ータの更新された積算値を記憶しつつ、その画面
の走査終了と同時に1画面分の完全な水平および
垂直の射影分布を求めることができ、従来のよう
に1画面分の2値化画像を記憶するメモリを必要
とせず、このメモリよりデータを読出して処理す
るための、1画面分の走査に匹敵する処理時間が
削減できる。従つて従来のパターン認識における
問題点である処理速度の大幅な向上を計ることが
でき、パターン認識の応用である各種計測やロボ
ツトなどによる位置決め、ハンドリングなどの能
力改善に大きく資することができる。Effects of the Invention As detailed above, according to the present invention, the horizontal projection data for each Y-coordinate and the vertical projection data for each X-coordinate are updated and accumulated up to the coordinate point in synchronization with the scanning of the screen. While storing the values, it is possible to obtain the complete horizontal and vertical projection distribution for one screen at the same time as the scanning of that screen is completed, eliminating the need for memory to store one screen's worth of binarized images as in the past. First, the processing time required to read and process data from this memory, which is equivalent to scanning one screen, can be reduced. Therefore, it is possible to significantly improve the processing speed, which is a problem in conventional pattern recognition, and it can greatly contribute to improving the performance of various measurements, positioning and handling by robots, etc., which are applications of pattern recognition.
第1図は画面の走査の方向を示す図、第2図は
2値化画像の水平および垂直の射影分布の概要を
例示する図、第3図は一画面上の画素データと座
標との関係を示す図、第4図は垂直射影データの
検出回路の構成を示すブロツク図、第5図は第4
図と第8図内の一部の信号のタイミングを示すタ
イミングチヤート、第6図は第4図と第8図内の
一部の信号のタイミングを示すタイミングチヤー
ト、第7図は画面走査の途中における垂直射影デ
ータを示す図、第8図は水平射影データの検出回
路の構成を示すブロツク図である。
符号説明 11…水平アドレスカウンタ、1
4,15…垂直射影データメモリ、18…垂直画
素プリセツトカウンタ、49…垂直アドレスカウ
ンタ、48…水平射影データメモリ、45…水平
画素カウンタ。
Figure 1 is a diagram showing the scanning direction of the screen, Figure 2 is a diagram illustrating an overview of the horizontal and vertical projection distribution of a binarized image, and Figure 3 is the relationship between pixel data and coordinates on one screen. FIG. 4 is a block diagram showing the configuration of the vertical projection data detection circuit, and FIG.
Figure 6 is a timing chart showing the timing of some signals in Figures 4 and 8. Figure 7 is a timing chart showing the timing of some signals in Figures 4 and 8. Figure 7 is during screen scanning. FIG. 8 is a block diagram showing the configuration of a detection circuit for horizontal projection data. Code explanation 11...Horizontal address counter, 1
4, 15... Vertical projection data memory, 18... Vertical pixel preset counter, 49... Vertical address counter, 48... Horizontal projection data memory, 45... Horizontal pixel counter.
Claims (1)
ドレスを順次出力する水平アドレスカウンタと;
前記水平アドレスカウンタによつてアクセスされ
る2つのメモリであつて、それぞれ奇数番目、偶
数番目の水平同期信号によつて入/出力の状態の
切換えられる第1、第2の垂直射影データメモリ
と;前記の各々の水平座標の走査毎に、前記第1
または第2の垂直射影データメモリのうち出力指
定された一方のメモリから該水平座標に対応する
アドレスの垂直射影データを取り出して新に走査
された前記水平座標の画素データを積算したう
え、その積算値を前記の入力指定されたもう一方
の垂直射影データメモリの前記アドレスへの入力
とする垂直画素プリセツトカウンタと;各垂直走
査毎に画素の垂直座標に対応するアドレスを順次
出力する垂直アドレスカウンタと;前記垂直アド
レスカウンタによつてアクセスされる水平射影デ
ータメモリと;前記の各水平走査毎に該垂直座標
の画素データを積算したうえ、その積算値を水平
射影データとして該水平射影データメモリの前記
垂直座標の前記アドレスへの入力とする水平画素
カウンタと;からなることを特徴とする画像の射
影分布検出回路。1. A horizontal address counter that sequentially outputs addresses corresponding to the horizontal coordinates of pixels for each horizontal scan;
two memories accessed by the horizontal address counter, first and second vertical projection data memories whose input/output states are switched by odd-numbered and even-numbered horizontal synchronization signals, respectively; For each horizontal coordinate scan, the first
Or, extract the vertical projection data at the address corresponding to the horizontal coordinate from one of the memories designated for output among the second vertical projection data memories, integrate the newly scanned pixel data at the horizontal coordinate, and then integrate the data. a vertical pixel preset counter that inputs the value to the address of the other vertical projection data memory specified by the input; a vertical address counter that sequentially outputs an address corresponding to the vertical coordinate of the pixel for each vertical scan; and; A horizontal projection data memory accessed by the vertical address counter; Accumulating the pixel data of the vertical coordinate for each horizontal scan, and storing the accumulated value as horizontal projection data in the horizontal projection data memory. A horizontal pixel counter inputting the vertical coordinate to the address; and a projection distribution detection circuit for an image.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58016761A JPS59142679A (en) | 1983-02-03 | 1983-02-03 | Detecting circuit of projection distribution of picture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58016761A JPS59142679A (en) | 1983-02-03 | 1983-02-03 | Detecting circuit of projection distribution of picture |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59142679A JPS59142679A (en) | 1984-08-15 |
| JPH0145665B2 true JPH0145665B2 (en) | 1989-10-04 |
Family
ID=11925211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58016761A Granted JPS59142679A (en) | 1983-02-03 | 1983-02-03 | Detecting circuit of projection distribution of picture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59142679A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020184159A1 (en) * | 2019-03-12 | 2020-09-17 | 株式会社ミライエ | Microorganism deodorizing device and deodorization treatment system |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2569303B2 (en) * | 1985-07-05 | 1997-01-08 | 日本電装株式会社 | Image processing apparatus for performing cumulative addition of image data |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57193853A (en) * | 1981-05-25 | 1982-11-29 | Nissan Motor Co Ltd | Histogram generating device |
-
1983
- 1983-02-03 JP JP58016761A patent/JPS59142679A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020184159A1 (en) * | 2019-03-12 | 2020-09-17 | 株式会社ミライエ | Microorganism deodorizing device and deodorization treatment system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59142679A (en) | 1984-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4528692A (en) | Character segmenting apparatus for optical character recognition | |
| US4069411A (en) | Image analysis system and method for minimizing paralysis angle | |
| JPH0145665B2 (en) | ||
| JP3089396B2 (en) | Mark reading apparatus and method | |
| KR100206258B1 (en) | Image processing apparatus | |
| JPS5829913B2 (en) | Image information processing device | |
| JPS61131084A (en) | Picture processor | |
| JP3108595B2 (en) | Line labeling equipment | |
| JP2910295B2 (en) | Contour information extraction device | |
| JP2903214B2 (en) | Area designation device | |
| JP2861435B2 (en) | Pipeline type arithmetic unit | |
| JPH05274435A (en) | Image processor | |
| JP2659784B2 (en) | Image processing device | |
| JP4672390B2 (en) | Image superimposing device | |
| JPS63305475A (en) | Video rate projection calculating circuit | |
| JPH03246777A (en) | Pattern recognizing device | |
| JPS6029097A (en) | Picture information extract system | |
| JPS61117668A (en) | System for picture data transfer processing | |
| JPH0521268B2 (en) | ||
| JPH0512448A (en) | Image recognizing device | |
| JPS60201432A (en) | Cursor display address detection method | |
| JPH01228375A (en) | Image processing rum length coding circuit | |
| JPS5953958A (en) | Memory access circuit | |
| JPS58121482A (en) | Graphic conversion correcting device | |
| JPS638691A (en) | Continuous video rate reduction image memory |