JPH0145665B2 - - Google Patents
Info
- Publication number
- JPH0145665B2 JPH0145665B2 JP58016761A JP1676183A JPH0145665B2 JP H0145665 B2 JPH0145665 B2 JP H0145665B2 JP 58016761 A JP58016761 A JP 58016761A JP 1676183 A JP1676183 A JP 1676183A JP H0145665 B2 JPH0145665 B2 JP H0145665B2
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- vertical
- coordinate
- projection data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Image Processing (AREA)
- Image Analysis (AREA)
Description
【発明の詳細な説明】
発明の属する技術分野
ラスター走査によつて得られた画像の２値化信
号の論理“１”（または“０”）の部分の総和を各
水平走査毎にとれば、２値化画像の水平走査方向
（Ｘ方向と呼ぶ）への射影分布が得られる。本発
明は前記Ｘ方向の射影分布と同時に、画像の垂直
方向（Ｙ方向と呼ぶ）への同様な射影分布を高速
に求めるための回路に関する。
号の論理“１”（または“０”）の部分の総和を各
水平走査毎にとれば、２値化画像の水平走査方向
（Ｘ方向と呼ぶ）への射影分布が得られる。本発
明は前記Ｘ方向の射影分布と同時に、画像の垂直
方向（Ｙ方向と呼ぶ）への同様な射影分布を高速
に求めるための回路に関する。
従来技術とその問題点
第１図は図外の工業用テレビカメラ（以下単に
カメラと呼ぶ）における画面の走査方向を示し、
１は画面、２は水平（Ｘ方向）走査であり、３は
該水平走査２の繰返されて進む垂直方向（Ｙ方
向）を示す。また第２図は射影分布の一例を示
し、４は画像信号を２値化した画素で構成される
２値化画像、５はパターン、５Ａは該パターン５
の水平射影分布、５Ｂは前記パターン５の垂直射
影分布である。
カメラと呼ぶ）における画面の走査方向を示し、
１は画面、２は水平（Ｘ方向）走査であり、３は
該水平走査２の繰返されて進む垂直方向（Ｙ方
向）を示す。また第２図は射影分布の一例を示
し、４は画像信号を２値化した画素で構成される
２値化画像、５はパターン、５Ａは該パターン５
の水平射影分布、５Ｂは前記パターン５の垂直射
影分布である。
従来水平走査方向（Ｘ方向）に直交する垂直方
向（Ｙ方向）への射影分布を求めるには、カメラ
からの出力の２値化画像信号より得た画素データ
を走査の順に一旦メモリに記憶し、１画面の走査
終了とともに、今度はＹ方向に並んだデータを連
続して順次読出して処理していた。
向（Ｙ方向）への射影分布を求めるには、カメラ
からの出力の２値化画像信号より得た画素データ
を走査の順に一旦メモリに記憶し、１画面の走査
終了とともに、今度はＹ方向に並んだデータを連
続して順次読出して処理していた。
しかしこの方法では１画面の画像を記憶してお
くためのメモリと、これを各Ｘ座標（Ｘ方向に数
えた画素の位置を言う。以後Ｙ座標についても同
様に定義する。）毎に、同一のＸ座標を持つてＹ
方向に並んだ画素データを読出す必要があり、こ
のための処理時間が、実質的にカメラによる１画
面の走査時間とほぼ同程度になる。工業用のパタ
ーン認識では刻々に変化する画像を１画面毎に計
算処理する必要があるが、このように処理時間が
掛かることが基本的な問題点となつている。
くためのメモリと、これを各Ｘ座標（Ｘ方向に数
えた画素の位置を言う。以後Ｙ座標についても同
様に定義する。）毎に、同一のＸ座標を持つてＹ
方向に並んだ画素データを読出す必要があり、こ
のための処理時間が、実質的にカメラによる１画
面の走査時間とほぼ同程度になる。工業用のパタ
ーン認識では刻々に変化する画像を１画面毎に計
算処理する必要があるが、このように処理時間が
掛かることが基本的な問題点となつている。
発明の目的とその要点
本発明は、前記のように１画面分の画素データ
を記憶するメモリを必要とせず、しかも１画面の
走査終了とともに、同時に水平Ｘ、垂直Ｙ両方向
への射影分布を求め終わることにより上記の問題
点を解決することを目的とする。
を記憶するメモリを必要とせず、しかも１画面の
走査終了とともに、同時に水平Ｘ、垂直Ｙ両方向
への射影分布を求め終わることにより上記の問題
点を解決することを目的とする。
本発明の要点は１画面分の各Ｙ座標毎の水平射
影データを記憶させる水平射影データメモリのほ
かに、特に、水平アドレスカウンタによつてアク
セスされる２つのメモリであつて、それぞれ奇数
番目、偶数番目の水平同期信号によつて入／出力
の状態の切換えられる第１、第２の垂直射影デー
タメモリを設けると共に、各水平走査のＸ座標の
各点毎に、前記第１または第２の垂直射影データ
メモリのうち出力指定された一方のメモリから該
Ｘ座標に対応するアドレスの垂直射影データを取
り出して、新に走査された前記Ｘ座標の画素デー
タを積算したうえ、その積算値を入力指定された
もう一方の垂直射影データメモリのアドレスへの
入力とする垂直画素プリセツトカウンタを設ける
点にある。
影データを記憶させる水平射影データメモリのほ
かに、特に、水平アドレスカウンタによつてアク
セスされる２つのメモリであつて、それぞれ奇数
番目、偶数番目の水平同期信号によつて入／出力
の状態の切換えられる第１、第２の垂直射影デー
タメモリを設けると共に、各水平走査のＸ座標の
各点毎に、前記第１または第２の垂直射影データ
メモリのうち出力指定された一方のメモリから該
Ｘ座標に対応するアドレスの垂直射影データを取
り出して、新に走査された前記Ｘ座標の画素デー
タを積算したうえ、その積算値を入力指定された
もう一方の垂直射影データメモリのアドレスへの
入力とする垂直画素プリセツトカウンタを設ける
点にある。
発明の実施例
次に本発明を実施例について第３〜８図を用い
て説明する。図中同一符号は同一または相当部分
を示す。
て説明する。図中同一符号は同一または相当部分
を示す。
まず第３図により射影分布の定義を説明する。
７は画像信号を２値化して得られた画素で、８は
各画素の水平Ｘ走査方向での座標で走査順序に従
つて画素毎に１、２…ｉ…Ｍと表わす。同様に９
は垂直Ｙ方向の各画素の座標で走査の順に画素毎
に１、２、…ｊ…Ｎと表わす。１０はＸ座標ｉ、
Ｙ座標ｊにある画素の画素データＰ（ｉ、ｊ）を
表わす。走査順序は１水平Ｘ走査（ｉ＝１、２、
…Ｍ）毎に、ｊが１つづつ進んで行く。この時垂
直Ｙ方向への垂直射影分布は下式で示される。
７は画像信号を２値化して得られた画素で、８は
各画素の水平Ｘ走査方向での座標で走査順序に従
つて画素毎に１、２…ｉ…Ｍと表わす。同様に９
は垂直Ｙ方向の各画素の座標で走査の順に画素毎
に１、２、…ｊ…Ｎと表わす。１０はＸ座標ｉ、
Ｙ座標ｊにある画素の画素データＰ（ｉ、ｊ）を
表わす。走査順序は１水平Ｘ走査（ｉ＝１、２、
…Ｍ）毎に、ｊが１つづつ進んで行く。この時垂
直Ｙ方向への垂直射影分布は下式で示される。
N
〓j=1
Ｐ（ｉ、ｊ） （ｉ＝１、２、…Ｍ）
ｐ（ｉ、ｊ）＝“０”または“１”
ただし上式で“０”は背景など射影分布検出の
非対象パターン部分、“１”は同じく対象パター
ン部分である。
非対象パターン部分、“１”は同じく対象パター
ン部分である。
同様に水平Ｘ方向の水平射影分布は下記で示さ
れる。
れる。
M
〓i=1
Ｐ（ｉ、ｊ） （ｊ＝１、２、…Ｎ）
次に第４図を基に第５図、第６図を参照しつつ
垂直Ｙ射影分布検出回路を説明する。垂直射影デ
ータメモリ１４（以後YAメモリと書く）、垂直
射影データメモリ１５（以後YBメモリと書く）
の端子Ａに与えられるアドレス３５は第３図で説
明したＸ座標に対応している。水平アドレスカウ
ンタ１１は、端子CRに与えられる水平同期信号
（以下＊HSYC信号と書く）２２によつて各水平
走査の先頭でクリヤされ、端子CKに与えられる
クロツク信号（以下CLK信号と書く）２１をカ
ウントして走査の進行にともない水平走査の走査
位置（Ｘ座標）に対応したアドレスを端子Ｑに出
力する。なお該CLK信号２１は画素すなわち座
標の更新にタイミングが一致したクロツクパルス
信号である。前記水平アドレスカウンタ１１の出
力は後述のようにDMA反転信号（＊DMA）３
８を端子に与えられて射影パターン抽出期間に
閉となるバツフア１２を介して、YAメモリ１４
およびYBメモリ１５の端子Ａにアドレス入力３
５（第５図Ｂ同符号（１４，１５−Ａ））として
与えられる。
垂直Ｙ射影分布検出回路を説明する。垂直射影デ
ータメモリ１４（以後YAメモリと書く）、垂直
射影データメモリ１５（以後YBメモリと書く）
の端子Ａに与えられるアドレス３５は第３図で説
明したＸ座標に対応している。水平アドレスカウ
ンタ１１は、端子CRに与えられる水平同期信号
（以下＊HSYC信号と書く）２２によつて各水平
走査の先頭でクリヤされ、端子CKに与えられる
クロツク信号（以下CLK信号と書く）２１をカ
ウントして走査の進行にともない水平走査の走査
位置（Ｘ座標）に対応したアドレスを端子Ｑに出
力する。なお該CLK信号２１は画素すなわち座
標の更新にタイミングが一致したクロツクパルス
信号である。前記水平アドレスカウンタ１１の出
力は後述のようにDMA反転信号（＊DMA）３
８を端子に与えられて射影パターン抽出期間に
閉となるバツフア１２を介して、YAメモリ１４
およびYBメモリ１５の端子Ａにアドレス入力３
５（第５図Ｂ同符号（１４，１５−Ａ））として
与えられる。
分周回路１６は端子CKにて＊HSYC信号２２
を入力とし、これを1/2に分周して端子Ｑ，に
出力する。すなわちタイミングチヤート第５図Ａ
に示すように１水平走査毎に“１”と“０”が入
れ替わる分周信号３１（１６−Ｑ），３２（１６
−）をそれぞれ端子Ｑ，から出力する。該分
周信号３１，３２は互に反転関係にある。前記分
周信号３１，３２は第４図において、CLK信号
２１をNOT素子２８で反転したクロツク反転信
号（以後＊CLK信号と書く）３９とNAND素子
２７によりNAND条件が取られ、その出力がそ
れぞれYBメモリ１５、YAメモリ１４の端子
にリード／ライト信号（第５図Ａ３４（１５−
WR），３３（１４−））として与えられる。
すなわち第５図Ａのように前記分周信号３１，３
２が“１”の場合＊CLK信号３９に同期して、
＊CLK信号が“１”すなわちCLK信号が“０”
で安定した時ライト（書込み）信号が、また前記
分周信号３１，３２が“０”の場合には＊CLK
信号３９と関係なくリード（読出し）信号が与え
られる。従つてYAメモリ１４またはYBメモリ
１５の一方に射影データが書込まれる時は他方は
射影データの出力（読出し）を行う。
を入力とし、これを1/2に分周して端子Ｑ，に
出力する。すなわちタイミングチヤート第５図Ａ
に示すように１水平走査毎に“１”と“０”が入
れ替わる分周信号３１（１６−Ｑ），３２（１６
−）をそれぞれ端子Ｑ，から出力する。該分
周信号３１，３２は互に反転関係にある。前記分
周信号３１，３２は第４図において、CLK信号
２１をNOT素子２８で反転したクロツク反転信
号（以後＊CLK信号と書く）３９とNAND素子
２７によりNAND条件が取られ、その出力がそ
れぞれYBメモリ１５、YAメモリ１４の端子
にリード／ライト信号（第５図Ａ３４（１５−
WR），３３（１４−））として与えられる。
すなわち第５図Ａのように前記分周信号３１，３
２が“１”の場合＊CLK信号３９に同期して、
＊CLK信号が“１”すなわちCLK信号が“０”
で安定した時ライト（書込み）信号が、また前記
分周信号３１，３２が“０”の場合には＊CLK
信号３９と関係なくリード（読出し）信号が与え
られる。従つてYAメモリ１４またはYBメモリ
１５の一方に射影データが書込まれる時は他方は
射影データの出力（読出し）を行う。
第４図においてデータセレクタ１７は分周信号
３２（１６−）を端子に受けて、YAメモリ
１４またはYBメモリ１５のＤ／Ｉ端子から端
子Ａ，Ｂに与えられる出力のうちデータ出力（デ
ータ読出し）モードにある方の出力を選択し出力
する。この出力が垂直画素プリセツトカウンタ
（以後プリセツトカウンタと書く）１８の端子Ｄ
にプリセツト値として与えられる。他方プリセツ
トカウンタ１８の端子CKには、現走査中の２値
化画像信号（以後DATAと書く）２３（第５図
Ｂ同符号）とCLK信号２１（第５図Ｂ同符号）
とのAND条件をAND素子２６で取つた、現走査
中の座標の画素データ信号（第５図Ｂ３６（１８
−CK））が与えられる。このようにしてプリセツ
トカウンタ１８は前記プリセツト値に対し
DATA２３が“１”であればCLK信号２１に同
期して＋１だけカウントアツプし、DATA２３
が“０”であれば前記プリセツト値をそのまま保
持する、と言うように前記プリセツト値を積算更
新する。こうして積算更新された前記プリセツト
値はプリセツトカウンタ１８の出力端子Ｑからメ
モリ入力バツフア１９を介し、YAメモリ１４ま
たはYBメモリ１５のうち書込みモードにある方
のＤ／Ｉ端子に入力データとして供給され記憶
される。すなわち以上のYAメモリ１４、YBメ
モリ１５のリード／ライト動作における垂直射影
データの動きは第４図点線WAまたはWBのよう
に、１水平走査期間中YAメモリ１４から各座標
点のアドレス毎に読出された垂直射影データは、
該アドレス毎に積算更新されてYBメモリ１５に
順次書込まれ、同様にYBメモリ１５から読出さ
れた垂直射影データは積算更新されてYAメモリ
１４に書込まれ、以上の点線WAまたはWBのリ
ード／ライト動作が各水平走査毎に入れ替る。
３２（１６−）を端子に受けて、YAメモリ
１４またはYBメモリ１５のＤ／Ｉ端子から端
子Ａ，Ｂに与えられる出力のうちデータ出力（デ
ータ読出し）モードにある方の出力を選択し出力
する。この出力が垂直画素プリセツトカウンタ
（以後プリセツトカウンタと書く）１８の端子Ｄ
にプリセツト値として与えられる。他方プリセツ
トカウンタ１８の端子CKには、現走査中の２値
化画像信号（以後DATAと書く）２３（第５図
Ｂ同符号）とCLK信号２１（第５図Ｂ同符号）
とのAND条件をAND素子２６で取つた、現走査
中の座標の画素データ信号（第５図Ｂ３６（１８
−CK））が与えられる。このようにしてプリセツ
トカウンタ１８は前記プリセツト値に対し
DATA２３が“１”であればCLK信号２１に同
期して＋１だけカウントアツプし、DATA２３
が“０”であれば前記プリセツト値をそのまま保
持する、と言うように前記プリセツト値を積算更
新する。こうして積算更新された前記プリセツト
値はプリセツトカウンタ１８の出力端子Ｑからメ
モリ入力バツフア１９を介し、YAメモリ１４ま
たはYBメモリ１５のうち書込みモードにある方
のＤ／Ｉ端子に入力データとして供給され記憶
される。すなわち以上のYAメモリ１４、YBメ
モリ１５のリード／ライト動作における垂直射影
データの動きは第４図点線WAまたはWBのよう
に、１水平走査期間中YAメモリ１４から各座標
点のアドレス毎に読出された垂直射影データは、
該アドレス毎に積算更新されてYBメモリ１５に
順次書込まれ、同様にYBメモリ１５から読出さ
れた垂直射影データは積算更新されてYAメモリ
１４に書込まれ、以上の点線WAまたはWBのリ
ード／ライト動作が各水平走査毎に入れ替る。
一方シフトレジスタ４０は１画面分の走査期間
に出力される射影パターン抽出期間信号（以後
DMA信号と書く）３７（ただしこのDMA信号
３７はDMA反転信号（以後＊DMA信号と書く）
３８をNOT素子２８により反転して作られる。
また第６図Ａに同符号で示す。）を入力とし、＊
HSYC信号２２（第６図Ａ同符号）を同期信号と
し、該DMA信号３７に対し１水平走査期間だけ
遅れた信号４１（第６図Ａ同符号（４０−QA））
を端子QAに出力する。この端子QA部の信号４
１とCLK信号２１とのNAND条件がNAND素子
２７によつて取られて、プリセツトカウンタ１８
の端子LDに与えられ前記プリセツト値のロード
信号“０”となるが、画面走査の最初の１水平走
査期間すなわち第６図ＡにおけるDMA信号３７
の立上り後のＴ１の期間のみは前記信号４１が
“０”のため前記ロード信号は“１”となつて前
記プリセツト値のプリセツトカウンタ１８へのロ
ード（書込み）が禁止される。このため前記期間
Ｔ１の間はYAメモリ１４またはYBメモリ１５
の中読出される側の方にある、期間Ｔ１以前の積
算の垂直射影データ（前記プリセツト値）は読込
まれず、プリセツトカウンタ１８は０から新たに
計数を開始することになる。なおこの場合プリセ
ツトカウンタ１８は端子CRにクリヤ信号として
DMA信号３７が与えられ、射影パターン抽出期
間の開始前すなわちDMA信号３７が“０”の時
にクリヤされDMA信号３７が“１”の期間のみ
計数を行なう。このようにしてYAメモリ１４お
よびYBメモリ１５の一方には、前回までの水平
走査において各Ｘ座標（ｉ＝１、２、…Ｍ）毎
に、同一のＸ座標を持つてＹ方向に積算された画
素データ“１”の画素数が積算の垂直射影データ
として記憶されており、他方には該積算の垂直射
影データに現水平走査中の各画素データが積算更
新されて新たに記憶される。
に出力される射影パターン抽出期間信号（以後
DMA信号と書く）３７（ただしこのDMA信号
３７はDMA反転信号（以後＊DMA信号と書く）
３８をNOT素子２８により反転して作られる。
また第６図Ａに同符号で示す。）を入力とし、＊
HSYC信号２２（第６図Ａ同符号）を同期信号と
し、該DMA信号３７に対し１水平走査期間だけ
遅れた信号４１（第６図Ａ同符号（４０−QA））
を端子QAに出力する。この端子QA部の信号４
１とCLK信号２１とのNAND条件がNAND素子
２７によつて取られて、プリセツトカウンタ１８
の端子LDに与えられ前記プリセツト値のロード
信号“０”となるが、画面走査の最初の１水平走
査期間すなわち第６図ＡにおけるDMA信号３７
の立上り後のＴ１の期間のみは前記信号４１が
“０”のため前記ロード信号は“１”となつて前
記プリセツト値のプリセツトカウンタ１８へのロ
ード（書込み）が禁止される。このため前記期間
Ｔ１の間はYAメモリ１４またはYBメモリ１５
の中読出される側の方にある、期間Ｔ１以前の積
算の垂直射影データ（前記プリセツト値）は読込
まれず、プリセツトカウンタ１８は０から新たに
計数を開始することになる。なおこの場合プリセ
ツトカウンタ１８は端子CRにクリヤ信号として
DMA信号３７が与えられ、射影パターン抽出期
間の開始前すなわちDMA信号３７が“０”の時
にクリヤされDMA信号３７が“１”の期間のみ
計数を行なう。このようにしてYAメモリ１４お
よびYBメモリ１５の一方には、前回までの水平
走査において各Ｘ座標（ｉ＝１、２、…Ｍ）毎
に、同一のＸ座標を持つてＹ方向に積算された画
素データ“１”の画素数が積算の垂直射影データ
として記憶されており、他方には該積算の垂直射
影データに現水平走査中の各画素データが積算更
新されて新たに記憶される。
従つて第７図に示すようにＫ番目の水平走査
（すなわちＹ座標がＫの位置）の終了にともない、
YAメモリ１４またはYBメモリ１５のうち該水
平走査の期間中読出しに使われた方には読出しデ
ータ２９が入り、書込みに使われた方には書込み
データ３０が入る。すなわちＫ番目までの走査
で、Ｘ座標の位置毎に、それまでの垂直方向に現
れた“１”の画像データの総和が得られる。前記
書込みデータ３０すなわち積算の垂直射影データ
を前述と同様に式で示すと次のようになる。
（すなわちＹ座標がＫの位置）の終了にともない、
YAメモリ１４またはYBメモリ１５のうち該水
平走査の期間中読出しに使われた方には読出しデ
ータ２９が入り、書込みに使われた方には書込み
データ３０が入る。すなわちＫ番目までの走査
で、Ｘ座標の位置毎に、それまでの垂直方向に現
れた“１”の画像データの総和が得られる。前記
書込みデータ３０すなわち積算の垂直射影データ
を前述と同様に式で示すと次のようになる。
K
〓j=1
（ｉ、ｊ） （ｉ＝１、２、…Ｍ） (1)
Ｐ（ｉ、ｊ）＝“０”または“１”
従つて１画面分の走査が終了すれば前記(1)式は
下記のようになり、 N 〓j=1 Ｐ（ｉ、ｊ） （ｉ＝１、２、…Ｍ） 水平走査の各位置（Ｘ座標）（ｉ＝１、２、…
Ｍ）毎に画素データを垂直方向へ射影した垂直射
影データN 〓j=1 Ｐ（ｉ、ｊ）からなる垂直射影分布が
得られる。
下記のようになり、 N 〓j=1 Ｐ（ｉ、ｊ） （ｉ＝１、２、…Ｍ） 水平走査の各位置（Ｘ座標）（ｉ＝１、２、…
Ｍ）毎に画素データを垂直方向へ射影した垂直射
影データN 〓j=1 Ｐ（ｉ、ｊ）からなる垂直射影分布が
得られる。
以上の説明では２値化画像の論理“１”の部分
の射影分布検出について述べたが、２値化画像信
号（DATA）２３として反転した信号を与える
とすれば論理“０”の画像部分の射影分布が検出
できることは容易にわかるであろう。
の射影分布検出について述べたが、２値化画像信
号（DATA）２３として反転した信号を与える
とすれば論理“０”の画像部分の射影分布が検出
できることは容易にわかるであろう。
さてDMA信号３７が“０”すなわち画面走査
により射影パターン抽出を行わない期間、該
DMA信号３７をCPUアドレスバスバツフア１３
およびCPUデータバスバツフア２０の端子に
与えることによりCPU（図示せず）はアドレスバ
スAB２４、CPUアドレスバスバツフア１３を介
してYAメモリ１４、YBメモリ１５に対しアク
セス可能となり、前記垂直射影データが該CPU
によりデータバスDB２５、CPUデータバスバツ
フア２０を介してYAメモリ１４、YBメモリ１
５から読出される。なお該CPUデータバスバツ
フア２０は両方向性のバツフアであり、YAメモ
リ１４、YBメモリ１５へのデータの書込みも可
能で、前記垂直射影データをCPU側から加工す
ることも可能となつている。
により射影パターン抽出を行わない期間、該
DMA信号３７をCPUアドレスバスバツフア１３
およびCPUデータバスバツフア２０の端子に
与えることによりCPU（図示せず）はアドレスバ
スAB２４、CPUアドレスバスバツフア１３を介
してYAメモリ１４、YBメモリ１５に対しアク
セス可能となり、前記垂直射影データが該CPU
によりデータバスDB２５、CPUデータバスバツ
フア２０を介してYAメモリ１４、YBメモリ１
５から読出される。なお該CPUデータバスバツ
フア２０は両方向性のバツフアであり、YAメモ
リ１４、YBメモリ１５へのデータの書込みも可
能で、前記垂直射影データをCPU側から加工す
ることも可能となつている。
次に前記垂直射影分布の検出動作と並行して動
作する、水平Ｘ方向の射影分布の検出回路につい
て第８図を基に、第５図、第６図を参照しつつ説
明する。すなわち垂直アドレスカウンタ４９は画
面の走査開始時に垂直同期信号（＊VSYC）４４
を端子CRに与えられてクリヤされたのち、端子
CKに与えられる水平同期信号（＊HSYC）２２
を計数して、垂直Ｙ方向の座標に対応したアドレ
スを端子Ｑに出力する。このアドレスは射影パタ
ーン抽出期間中“０”となるDMA反転信号（＊
DMA）３８によつてメモリアドレスバツフア４
７が閉となることによつて、水平射影データメモ
リ４８に与えられる。他方水平画素カウンタ４５
は各水平走査のために端子CRに与えられる水平
同期後縁信号（＊HSYCR）４３（第６図Ｂ同符
号）によつてクリヤされた後、AND素子２６を
介して端子CKに与えられる、２値化画素信号
DATA２３とCLK信号２１とのANDになる画素
データ信号３６（第５図Ｂ同符号（４５−CK））
を、CLK信号２１と同期して計数積算する。１
水平走査終了後、該画素データ信号３６の１水平
走査分の積算値すなわち、その水平走査のＹ座標
におけるＸ方向への水平射影データはメモリ入力
バツフア４６を介して、水平射影データメモリ４
８に対し、該水平射影データメモリ４８の端
子に与えられる水平同期前縁信号（＊HSYCF）
４２（第６図Ｂ同符号）によつて書込まれる。
作する、水平Ｘ方向の射影分布の検出回路につい
て第８図を基に、第５図、第６図を参照しつつ説
明する。すなわち垂直アドレスカウンタ４９は画
面の走査開始時に垂直同期信号（＊VSYC）４４
を端子CRに与えられてクリヤされたのち、端子
CKに与えられる水平同期信号（＊HSYC）２２
を計数して、垂直Ｙ方向の座標に対応したアドレ
スを端子Ｑに出力する。このアドレスは射影パタ
ーン抽出期間中“０”となるDMA反転信号（＊
DMA）３８によつてメモリアドレスバツフア４
７が閉となることによつて、水平射影データメモ
リ４８に与えられる。他方水平画素カウンタ４５
は各水平走査のために端子CRに与えられる水平
同期後縁信号（＊HSYCR）４３（第６図Ｂ同符
号）によつてクリヤされた後、AND素子２６を
介して端子CKに与えられる、２値化画素信号
DATA２３とCLK信号２１とのANDになる画素
データ信号３６（第５図Ｂ同符号（４５−CK））
を、CLK信号２１と同期して計数積算する。１
水平走査終了後、該画素データ信号３６の１水平
走査分の積算値すなわち、その水平走査のＹ座標
におけるＸ方向への水平射影データはメモリ入力
バツフア４６を介して、水平射影データメモリ４
８に対し、該水平射影データメモリ４８の端
子に与えられる水平同期前縁信号（＊HSYCF）
４２（第６図Ｂ同符号）によつて書込まれる。
このようにして１画面の走査終了後水平射影デ
ータメモリ４８には各水平走査（各Ｙ座標）につ
いての１画面分の水平射影データが記憶され、前
述の垂直射影データの場合と同様にCPUによつ
てアドレスバスAB２４、およびCPUアドレスバ
スバツフア１３よりのアクセスにより、CPUデ
ータバスバツフア２０、データバスDB２５を介
して読出される。なおこの時の水平Ｘ方向の水平
射影分布を前記同様式で示すと M 〓i=1 Ｐ（ｉ、ｊ） （ｉ＝１、２、…Ｎ） で表わされる。
ータメモリ４８には各水平走査（各Ｙ座標）につ
いての１画面分の水平射影データが記憶され、前
述の垂直射影データの場合と同様にCPUによつ
てアドレスバスAB２４、およびCPUアドレスバ
スバツフア１３よりのアクセスにより、CPUデ
ータバスバツフア２０、データバスDB２５を介
して読出される。なおこの時の水平Ｘ方向の水平
射影分布を前記同様式で示すと M 〓i=1 Ｐ（ｉ、ｊ） （ｉ＝１、２、…Ｎ） で表わされる。
発明の効果
以上詳述したように本発明によれば、画面の走
査に同期しながらその座標点までの、各Ｙ座標毎
の水平射影データおよび各Ｘ座標毎の垂直射影デ
ータの更新された積算値を記憶しつつ、その画面
の走査終了と同時に１画面分の完全な水平および
垂直の射影分布を求めることができ、従来のよう
に１画面分の２値化画像を記憶するメモリを必要
とせず、このメモリよりデータを読出して処理す
るための、１画面分の走査に匹敵する処理時間が
削減できる。従つて従来のパターン認識における
問題点である処理速度の大幅な向上を計ることが
でき、パターン認識の応用である各種計測やロボ
ツトなどによる位置決め、ハンドリングなどの能
力改善に大きく資することができる。
査に同期しながらその座標点までの、各Ｙ座標毎
の水平射影データおよび各Ｘ座標毎の垂直射影デ
ータの更新された積算値を記憶しつつ、その画面
の走査終了と同時に１画面分の完全な水平および
垂直の射影分布を求めることができ、従来のよう
に１画面分の２値化画像を記憶するメモリを必要
とせず、このメモリよりデータを読出して処理す
るための、１画面分の走査に匹敵する処理時間が
削減できる。従つて従来のパターン認識における
問題点である処理速度の大幅な向上を計ることが
でき、パターン認識の応用である各種計測やロボ
ツトなどによる位置決め、ハンドリングなどの能
力改善に大きく資することができる。
第１図は画面の走査の方向を示す図、第２図は
２値化画像の水平および垂直の射影分布の概要を
例示する図、第３図は一画面上の画素データと座
標との関係を示す図、第４図は垂直射影データの
検出回路の構成を示すブロツク図、第５図は第４
図と第８図内の一部の信号のタイミングを示すタ
イミングチヤート、第６図は第４図と第８図内の
一部の信号のタイミングを示すタイミングチヤー
ト、第７図は画面走査の途中における垂直射影デ
ータを示す図、第８図は水平射影データの検出回
路の構成を示すブロツク図である。 符号説明 １１…水平アドレスカウンタ、１
４，１５…垂直射影データメモリ、１８…垂直画
素プリセツトカウンタ、４９…垂直アドレスカウ
ンタ、４８…水平射影データメモリ、４５…水平
画素カウンタ。
２値化画像の水平および垂直の射影分布の概要を
例示する図、第３図は一画面上の画素データと座
標との関係を示す図、第４図は垂直射影データの
検出回路の構成を示すブロツク図、第５図は第４
図と第８図内の一部の信号のタイミングを示すタ
イミングチヤート、第６図は第４図と第８図内の
一部の信号のタイミングを示すタイミングチヤー
ト、第７図は画面走査の途中における垂直射影デ
ータを示す図、第８図は水平射影データの検出回
路の構成を示すブロツク図である。 符号説明 １１…水平アドレスカウンタ、１
４，１５…垂直射影データメモリ、１８…垂直画
素プリセツトカウンタ、４９…垂直アドレスカウ
ンタ、４８…水平射影データメモリ、４５…水平
画素カウンタ。
Claims (1)
- １ 各水平走査毎に画素の水平座標に対応するア
ドレスを順次出力する水平アドレスカウンタと；
前記水平アドレスカウンタによつてアクセスされ
る２つのメモリであつて、それぞれ奇数番目、偶
数番目の水平同期信号によつて入／出力の状態の
切換えられる第１、第２の垂直射影データメモリ
と；前記の各々の水平座標の走査毎に、前記第１
または第２の垂直射影データメモリのうち出力指
定された一方のメモリから該水平座標に対応する
アドレスの垂直射影データを取り出して新に走査
された前記水平座標の画素データを積算したう
え、その積算値を前記の入力指定されたもう一方
の垂直射影データメモリの前記アドレスへの入力
とする垂直画素プリセツトカウンタと；各垂直走
査毎に画素の垂直座標に対応するアドレスを順次
出力する垂直アドレスカウンタと；前記垂直アド
レスカウンタによつてアクセスされる水平射影デ
ータメモリと；前記の各水平走査毎に該垂直座標
の画素データを積算したうえ、その積算値を水平
射影データとして該水平射影データメモリの前記
垂直座標の前記アドレスへの入力とする水平画素
カウンタと；からなることを特徴とする画像の射
影分布検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58016761A JPS59142679A (ja) | 1983-02-03 | 1983-02-03 | 画像の射影分布検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58016761A JPS59142679A (ja) | 1983-02-03 | 1983-02-03 | 画像の射影分布検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59142679A JPS59142679A (ja) | 1984-08-15 |
| JPH0145665B2 true JPH0145665B2 (ja) | 1989-10-04 |
Family
ID=11925211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58016761A Granted JPS59142679A (ja) | 1983-02-03 | 1983-02-03 | 画像の射影分布検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59142679A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020184159A1 (ja) * | 2019-03-12 | 2020-09-17 | 株式会社ミライエ | 微生物脱臭装置及び脱臭処理システム |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2569303B2 (ja) * | 1985-07-05 | 1997-01-08 | 日本電装株式会社 | 画像デ−タの累積加算を行う画像処理装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57193853A (en) * | 1981-05-25 | 1982-11-29 | Nissan Motor Co Ltd | Histogram generating device |
-
1983
- 1983-02-03 JP JP58016761A patent/JPS59142679A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020184159A1 (ja) * | 2019-03-12 | 2020-09-17 | 株式会社ミライエ | 微生物脱臭装置及び脱臭処理システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59142679A (ja) | 1984-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4528692A (en) | Character segmenting apparatus for optical character recognition | |
| US4069411A (en) | Image analysis system and method for minimizing paralysis angle | |
| JPH0145665B2 (ja) | ||
| JP3089396B2 (ja) | マーク読み取り装置および方法 | |
| KR100206258B1 (ko) | 화상추출장치 | |
| JPS5829913B2 (ja) | 画像情報処理装置 | |
| JP3108595B2 (ja) | 線分のラベリング装置 | |
| JP2910295B2 (ja) | 輪郭情報抽出装置 | |
| JP2903214B2 (ja) | 領域指定装置 | |
| JP2861435B2 (ja) | パイプライン形演算装置 | |
| JPH05274435A (ja) | 画像処理装置 | |
| JP2659784B2 (ja) | 画像処理装置 | |
| JP4672390B2 (ja) | 画像重畳装置 | |
| JPS61251897A (ja) | 画像処理装置 | |
| JPS63305475A (ja) | ビデオレ−ト投影算出回路 | |
| JPH03246777A (ja) | パターン認識装置 | |
| JPS6029097A (ja) | 画像情報抽出システム | |
| JPS61117668A (ja) | 画像デ−タ転送処理方式 | |
| JPH0521268B2 (ja) | ||
| JPH0512448A (ja) | 画像認識装置 | |
| JPH0727566B2 (ja) | 局所領域投影算出装置 | |
| JPS60201432A (ja) | カ−ソル表示アドレス検出方式 | |
| JPH01228375A (ja) | 画像処理ランレングスコード化回路 | |
| JPS5953958A (ja) | メモリアクセス回路 | |
| JPS58121482A (ja) | 図形変換補正装置 |