JPH0147818B2 - - Google Patents
Info
- Publication number
- JPH0147818B2 JPH0147818B2 JP56097592A JP9759281A JPH0147818B2 JP H0147818 B2 JPH0147818 B2 JP H0147818B2 JP 56097592 A JP56097592 A JP 56097592A JP 9759281 A JP9759281 A JP 9759281A JP H0147818 B2 JPH0147818 B2 JP H0147818B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- interrupt
- processing device
- processing unit
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0709—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a distributed system consisting of a plurality of standalone computer nodes, e.g. clusters, client-server systems
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a secondary processor, e.g. coprocessor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Multi Processors (AREA)
- Complex Calculations (AREA)
- Advance Control (AREA)
Description
【発明の詳細な説明】
本発明は、情報処理装置、特に例えばスカラ演
算部を含む主処理装置と例えばベクトル演算部を
含む従処理装置とをそなえて両処理装置の演算部
が互に独立に演算処理を行なうようにしておき、
上記両処理装置のいずれかまたは両方に割込原因
が発生した際に上記主処理装置が一括して割込処
理を実行すると共に、上記各処理装置における処
理に対応した割込原因を夫々独立に保持するよう
にした情報処理装置に関するものである。
算部を含む主処理装置と例えばベクトル演算部を
含む従処理装置とをそなえて両処理装置の演算部
が互に独立に演算処理を行なうようにしておき、
上記両処理装置のいずれかまたは両方に割込原因
が発生した際に上記主処理装置が一括して割込処
理を実行すると共に、上記各処理装置における処
理に対応した割込原因を夫々独立に保持するよう
にした情報処理装置に関するものである。
一般にベクトル演算処理を実行する如き情報処
理装置においては、ベクトル演算処理のみでなく
スカラ演算処理をあわせ行ない得るようにするこ
とが必要となる。そして、この場合、上記ベクト
ル演算処理とスカラ演算処理とは一般に互に独立
して実行することができるために、スカラ演算部
とベクトル演算部とをそなえて並列処理を行なう
ようにされる。勿論或る場合には、スカラ演算処
理とベクトル演算処理との間で実行順序が異なる
と誤つた結果が生じることもあり、このような場
合には実行順序に関して両者で同期をとることが
必要となる。
理装置においては、ベクトル演算処理のみでなく
スカラ演算処理をあわせ行ない得るようにするこ
とが必要となる。そして、この場合、上記ベクト
ル演算処理とスカラ演算処理とは一般に互に独立
して実行することができるために、スカラ演算部
とベクトル演算部とをそなえて並列処理を行なう
ようにされる。勿論或る場合には、スカラ演算処
理とベクトル演算処理との間で実行順序が異なる
と誤つた結果が生じることもあり、このような場
合には実行順序に関して両者で同期をとることが
必要となる。
このような情報処理装置においては、主処理装
置が例えばスカラ命令の実行を行なうと共に命令
フエツチ処理や割込処理などを実行するよう構成
され、一方従処理装置は主処理装置側から依頼さ
れたベクトル命令を実行することが行なわれてい
る。一般にベクトル命令の実行はスカラ命令の実
行にくらべて複数サイクルを要することから、例
えば従処理装置側から割込要求が発せられた時点
では主処理装置のプログラム・カウンタは既に幾
ステツプ分が進んでおり、上記主処理装置が上記
割込処理を実行するに当つて上記割込に対応した
割込原因を調べる際の処理がきわめて煩雑であ
る。また上述の如く主処理装置と１つまたは複数
の従処理装置とが並列処理を行なつていることか
ら、例えばリトライ処理を行なうに当つても、ど
の処理装置において割込原因が発生したかを知
り、それに対応する処理を行なうことが望まれ
る。
置が例えばスカラ命令の実行を行なうと共に命令
フエツチ処理や割込処理などを実行するよう構成
され、一方従処理装置は主処理装置側から依頼さ
れたベクトル命令を実行することが行なわれてい
る。一般にベクトル命令の実行はスカラ命令の実
行にくらべて複数サイクルを要することから、例
えば従処理装置側から割込要求が発せられた時点
では主処理装置のプログラム・カウンタは既に幾
ステツプ分が進んでおり、上記主処理装置が上記
割込処理を実行するに当つて上記割込に対応した
割込原因を調べる際の処理がきわめて煩雑であ
る。また上述の如く主処理装置と１つまたは複数
の従処理装置とが並列処理を行なつていることか
ら、例えばリトライ処理を行なうに当つても、ど
の処理装置において割込原因が発生したかを知
り、それに対応する処理を行なうことが望まれ
る。
本発明の情報処理装置は、主処理装置と１つま
たは複数個の従処理装置とをそなえ、主処理装置
は命令シーケンスを制御しかつ上記従処理装置に
おいて実行すべき命令を順次従処理装置に依頼す
ると共に当該主処理装置で実行すべき命令を実行
し、かつ上記従処理装置は当該依頼された命令を
パイプライン処理で実行する情報処理装置におい
て、上記主処理装置および／または上記従処理装
置において同種および／または異種の割込原因が
発生したとき上記主処理装置が当該割込原因に対
応する割込処理を実行するよう構成されると共
に、上記主処理装置における処理に対応した割込
原因情報が当該主処理装置で保持されかつ上記従
処理装置における処理に対応した割込原因情報が
当該従処理装置で保持されるよう構成され、かつ
上記主処理装置および／または上記従処理装置は
上記割込原因が発生した際に上記主処理装置に対
して割込要求を発し、上記割込原因が発生したか
否かにかかわらず従処理装置が自己に割当てられ
た処理を実行して処理完了を上記主処理装置に報
告するよう構成され、上記主処理装置は従処理装
置からの処理完了を受取つた後に上記割込要求に
対応した割込処理許可信号を発し上記割込処理の
実行に当つて上記夫々の割込原因情報をソフトウ
エアでリードし一括処理するようにしたことを特
徴としている。以下図面を参照しつつ説明する。
たは複数個の従処理装置とをそなえ、主処理装置
は命令シーケンスを制御しかつ上記従処理装置に
おいて実行すべき命令を順次従処理装置に依頼す
ると共に当該主処理装置で実行すべき命令を実行
し、かつ上記従処理装置は当該依頼された命令を
パイプライン処理で実行する情報処理装置におい
て、上記主処理装置および／または上記従処理装
置において同種および／または異種の割込原因が
発生したとき上記主処理装置が当該割込原因に対
応する割込処理を実行するよう構成されると共
に、上記主処理装置における処理に対応した割込
原因情報が当該主処理装置で保持されかつ上記従
処理装置における処理に対応した割込原因情報が
当該従処理装置で保持されるよう構成され、かつ
上記主処理装置および／または上記従処理装置は
上記割込原因が発生した際に上記主処理装置に対
して割込要求を発し、上記割込原因が発生したか
否かにかかわらず従処理装置が自己に割当てられ
た処理を実行して処理完了を上記主処理装置に報
告するよう構成され、上記主処理装置は従処理装
置からの処理完了を受取つた後に上記割込要求に
対応した割込処理許可信号を発し上記割込処理の
実行に当つて上記夫々の割込原因情報をソフトウ
エアでリードし一括処理するようにしたことを特
徴としている。以下図面を参照しつつ説明する。
第１図は本発明の情報処理装置の一実施例全体
構成図であり、図中、１はメモリ、２は主処理装
置、３−２，３−２…は従処理装置、４は命令制
御部であつてメモリ１から命令をフエツチして分
配制御を行なうもの、５はスカラ演算部であつて
命令制御部４からスカラ命令を変取つて実行する
もの、６はベクトル演算部であつて命令制御部４
からベクトル命令を受取つてメモリ１との間でデ
ータの授受を行ないつつベクトル演算処理を実行
するもの、１４−１は割込原因を保持する割込原
因保持部を表わしている。
構成図であり、図中、１はメモリ、２は主処理装
置、３−２，３−２…は従処理装置、４は命令制
御部であつてメモリ１から命令をフエツチして分
配制御を行なうもの、５はスカラ演算部であつて
命令制御部４からスカラ命令を変取つて実行する
もの、６はベクトル演算部であつて命令制御部４
からベクトル命令を受取つてメモリ１との間でデ
ータの授受を行ないつつベクトル演算処理を実行
するもの、１４−１は割込原因を保持する割込原
因保持部を表わしている。
第２図は第１図図示の情報処理装置の処理態様
を明確化するための説明図であり、従処理装置が
１個のみ存在する形で示されている。第２図図示
の如くベクトル命令V1、V2、…とスカラ命令
SC1、SC2、…とを実行することが要請されてい
る場合に、一般いは命令制御部４からベクトル演
算部６へベクトル命令を与えることにより、ベク
トル命令V1、V2…とスカラ命令SC1、SC2、…
とを互に並行して実行することができる。そして
このようにすることによつて処理時間を短縮する
ことが可能となる。第２図においては、スカラ命
令SC1〜SC6がシリアルに実行され、ベクトル命
令V1〜V5がオーバラツプしつつ、かつスカラ命
令と並列に実行される様子が示されている。な
お、図中、「LAST VU」は、一連のベクトル命
令中、最後のベクトル命令をベクトル演算部６へ
送出するとき同時に送出する信号である。また、
図中、「CPU RELEASE」は、ベクトル演算部
６からスカラ演算部５へ送出され、スカラ演算部
５における並行した処理続行を許可するための信
号である。
を明確化するための説明図であり、従処理装置が
１個のみ存在する形で示されている。第２図図示
の如くベクトル命令V1、V2、…とスカラ命令
SC1、SC2、…とを実行することが要請されてい
る場合に、一般いは命令制御部４からベクトル演
算部６へベクトル命令を与えることにより、ベク
トル命令V1、V2…とスカラ命令SC1、SC2、…
とを互に並行して実行することができる。そして
このようにすることによつて処理時間を短縮する
ことが可能となる。第２図においては、スカラ命
令SC1〜SC6がシリアルに実行され、ベクトル命
令V1〜V5がオーバラツプしつつ、かつスカラ命
令と並列に実行される様子が示されている。な
お、図中、「LAST VU」は、一連のベクトル命
令中、最後のベクトル命令をベクトル演算部６へ
送出するとき同時に送出する信号である。また、
図中、「CPU RELEASE」は、ベクトル演算部
６からスカラ演算部５へ送出され、スカラ演算部
５における並行した処理続行を許可するための信
号である。
いま、例えば、第３図に図示するように、スカ
ラ演算部でスカラ命令SC5を実行中にエラーが発
生したとすると、プログラム・カウンタは当該ス
カラ命令SO5の位置を指示しているが、実際には
それ以前の命令位置にあるベクトル命令V1〜V5
の処理は末だ完了しておらず、当該エラー発生
時、直ちに割込処理動作などを行なおうとすると
プログラム論理の保証がとれないことになる。そ
こで、上記の如き場合、従処理装置の処理が完了
した時点で、第３図図示の例ではベクトル命令
V5の処理が完了した時点で主処理装置が割込処
理を開始するようにされる。勿論継続実行不可と
なる如き割込原因が発生すると、各処理装置は例
えばNOPの処理を行なつて、プログラム・ステ
ータス・ワードに関するつじつま合わせを行なう
ようにされる。
ラ演算部でスカラ命令SC5を実行中にエラーが発
生したとすると、プログラム・カウンタは当該ス
カラ命令SO5の位置を指示しているが、実際には
それ以前の命令位置にあるベクトル命令V1〜V5
の処理は末だ完了しておらず、当該エラー発生
時、直ちに割込処理動作などを行なおうとすると
プログラム論理の保証がとれないことになる。そ
こで、上記の如き場合、従処理装置の処理が完了
した時点で、第３図図示の例ではベクトル命令
V5の処理が完了した時点で主処理装置が割込処
理を開始するようにされる。勿論継続実行不可と
なる如き割込原因が発生すると、各処理装置は例
えばNOPの処理を行なつて、プログラム・ステ
ータス・ワードに関するつじつま合わせを行なう
ようにされる。
上述の如く処理が行なわれ、主処理装置自体あ
るいは従処理装置において割込原因が発生する
と、従来主処理装置に割込原因が保持され、主処
理装置は割込処理に当つて当該原因を調べるよう
にされていた。しかし、当該割込原因がいずれの
処理装置においてまたどの処理に対応して発生し
たかについては、後刻チエツクする途がなく、い
ちいち各処理装置を調べることによつて判明する
形となり、処理が煩雑となる。
るいは従処理装置において割込原因が発生する
と、従来主処理装置に割込原因が保持され、主処
理装置は割込処理に当つて当該原因を調べるよう
にされていた。しかし、当該割込原因がいずれの
処理装置においてまたどの処理に対応して発生し
たかについては、後刻チエツクする途がなく、い
ちいち各処理装置を調べることによつて判明する
形となり、処理が煩雑となる。
第４図は、本発明の情報処理装置の主要部の一
実施例を示す。図中の符号１，２，３，６は布々
第１図に対応し、７は命令レジスタ、８は命令バ
ツフア、９は命令デコーダ、１０はベクトル命令
演算器の１つであつてパイプライン処理によつて
実行されるもの、１１は演算制御パイプラインで
あつてベクトル命令演算器１０のパイプライン処
理を制御するもの、１２は処理完了検出回路、１
３は割込条件検出回路、１４−０，１４−１は
夫々割込原因保持回路、１５は割込発生フリツ
プ・フロツプ、１６はオア回路、１７はアンド回
路を表わしている。
実施例を示す。図中の符号１，２，３，６は布々
第１図に対応し、７は命令レジスタ、８は命令バ
ツフア、９は命令デコーダ、１０はベクトル命令
演算器の１つであつてパイプライン処理によつて
実行されるもの、１１は演算制御パイプラインで
あつてベクトル命令演算器１０のパイプライン処
理を制御するもの、１２は処理完了検出回路、１
３は割込条件検出回路、１４−０，１４−１は
夫々割込原因保持回路、１５は割込発生フリツ
プ・フロツプ、１６はオア回路、１７はアンド回
路を表わしている。
上述の如く、命令制御部４から一連のベクトル
命令V1、V2、V3、V4が順番に送られてくると、
従処理装置（ベクトル処理部）３において、命令
レジスタ７に順次セツトされデコーダ９によつて
解読されて実行される。先に送られてきたベクト
ル命令例えばV2の処理と次のベクトル命令V3の
処理とが同じベクトル命令演算器１０を使用する
如き場合などではベクトル命令V3は一旦命冷バ
ツフア８にセツトされて待機されることがある。
命令V1、V2、V3、V4が順番に送られてくると、
従処理装置（ベクトル処理部）３において、命令
レジスタ７に順次セツトされデコーダ９によつて
解読されて実行される。先に送られてきたベクト
ル命令例えばV2の処理と次のベクトル命令V3の
処理とが同じベクトル命令演算器１０を使用する
如き場合などではベクトル命令V3は一旦命冷バ
ツフア８にセツトされて待機されることがある。
デコーダ９は命令を解読し、その結果に応じて
１つのベクトル命令演算器１０によつてベクトル
演算処理が実行される。即ち、メモリ１からオペ
ランド・データが次々とフエツチされて演算器１
０によつてパイプライン処理によつて演算され、
メモリ１に戻される。このとき演算制御パイプラ
イン１１が当該演算処理の状況を管理している。
１つのベクトル命令演算器１０によつてベクトル
演算処理が実行される。即ち、メモリ１からオペ
ランド・データが次々とフエツチされて演算器１
０によつてパイプライン処理によつて演算され、
メモリ１に戻される。このとき演算制御パイプラ
イン１１が当該演算処理の状況を管理している。
この状態において、従処理装置３において障害
が発生すると、割込条件検出回路１３によつて割
込条件が検出されて割込要求の形で主処理装置２
に報告される。そして当該割込原因は割込原因保
持回路１４−１に保持される。勿論主処理装置２
内において割込原因が発生すると、当該割込原因
は主処理装置２側の割込原因保持回路１４−０に
保持される。
が発生すると、割込条件検出回路１３によつて割
込条件が検出されて割込要求の形で主処理装置２
に報告される。そして当該割込原因は割込原因保
持回路１４−１に保持される。勿論主処理装置２
内において割込原因が発生すると、当該割込原因
は主処理装置２側の割込原因保持回路１４−０に
保持される。
上記割込要求に対応して第１図図示の命令制御
部４においては、従処理装置へのベクトル命令送
出を含む命令処理を停止する。一方従処理装置３
においては、命令バツフア８に保持されているベ
クトル命令を含めて、それら命令にもとづいて処
理を進めてゆく。勿論、継続実行不可となる割込
原因が発生した場合には、それ以降の処理を
NOPとして処理することとなる。
部４においては、従処理装置へのベクトル命令送
出を含む命令処理を停止する。一方従処理装置３
においては、命令バツフア８に保持されているベ
クトル命令を含めて、それら命令にもとづいて処
理を進めてゆく。勿論、継続実行不可となる割込
原因が発生した場合には、それ以降の処理を
NOPとして処理することとなる。
従処理装置３においてすべての命令処理が完了
して、演算制御パイプライン１１から演算終了信
号が、メモリ１から演算結果データ転送のための
メモリアクセス完了信号が、命令バツフア８から
バツフア空信号が、命令レジスタ７から命令空信
号がそれぞれ送られてくると、処理完了検出回路
１２は、従処理装置３における処理完了を示す信
号を主処理装置２へ送出する。この処理完了信号
により、主処理装置２においては、アンド回路１
７の出力がオンとなり、図示しない割込処理部へ
割込処理許可信号を送出する。これにより、図示
しない割込処理部は、割込処理を開始する。この
とき、上記割込原因を生じた処理装置は、割込原
因保持回路１４−ｉ内に割込原因情報を保持して
おり、該割込原因保持回路１４−ｉの内容は主処
理装置２による割込処理の間にプログラムによつ
て読取られ、いずれの処理装置においてまた更に
はどの処理に対応して割込原因が生じたかがチエ
ツクされる。
して、演算制御パイプライン１１から演算終了信
号が、メモリ１から演算結果データ転送のための
メモリアクセス完了信号が、命令バツフア８から
バツフア空信号が、命令レジスタ７から命令空信
号がそれぞれ送られてくると、処理完了検出回路
１２は、従処理装置３における処理完了を示す信
号を主処理装置２へ送出する。この処理完了信号
により、主処理装置２においては、アンド回路１
７の出力がオンとなり、図示しない割込処理部へ
割込処理許可信号を送出する。これにより、図示
しない割込処理部は、割込処理を開始する。この
とき、上記割込原因を生じた処理装置は、割込原
因保持回路１４−ｉ内に割込原因情報を保持して
おり、該割込原因保持回路１４−ｉの内容は主処
理装置２による割込処理の間にプログラムによつ
て読取られ、いずれの処理装置においてまた更に
はどの処理に対応して割込原因が生じたかがチエ
ツクされる。
なお主処理装置２自体に割込原因が生じた場合
や、複数個存在する従処理装置に割込原因が生じ
た場合には、健全な従処理装置は自己に分担せし
められたベクトル命令を正しく実行しており、リ
トライ処理などに当つてこのことが考慮される。
即ち従来では、割込原因発生時に並行して実行さ
れていたベクトル命令を例えばスカラ命令によつ
てリトライする如き処理が行なわれていたが、本
発明の場合には、正しく実行されたベクトル命令
あるいは命令群については上記処理対象から除外
される。
や、複数個存在する従処理装置に割込原因が生じ
た場合には、健全な従処理装置は自己に分担せし
められたベクトル命令を正しく実行しており、リ
トライ処理などに当つてこのことが考慮される。
即ち従来では、割込原因発生時に並行して実行さ
れていたベクトル命令を例えばスカラ命令によつ
てリトライする如き処理が行なわれていたが、本
発明の場合には、正しく実行されたベクトル命令
あるいは命令群については上記処理対象から除外
される。
なお、上記において、割込原因保持回路１４−
ｉを夫々の処理装置内に保持することを示した
が、論理上から言えば必らずしも当該処理装置内
に保持する必要はなく、例えばメモリ１上に保持
するようにしてもよい。
ｉを夫々の処理装置内に保持することを示した
が、論理上から言えば必らずしも当該処理装置内
に保持する必要はなく、例えばメモリ１上に保持
するようにしてもよい。
以上説明した如く、本発明においては、従来
主・従処理装置によつて１つのシステムが構成さ
れることから割込原因保持回路がシステム内に１
つしか存在しなかつた点を改善し、各処理装置に
よつて実行される実行単位に割込原因を保持でき
るために、割込処理が大幅に簡単化される。
主・従処理装置によつて１つのシステムが構成さ
れることから割込原因保持回路がシステム内に１
つしか存在しなかつた点を改善し、各処理装置に
よつて実行される実行単位に割込原因を保持でき
るために、割込処理が大幅に簡単化される。
なお、言うまでもなく、必要に応じて各処理装
置における処理を更に区分して夫々に割込原因を
保持させることは任意である。
置における処理を更に区分して夫々に割込原因を
保持させることは任意である。
第１図は本発明の情報処理装置の一実施例全体
構成図、第２図、第３図は第１図図示の情報処理
装置の処理態様を明確化するための説明図、第４
図は本発明の情報処理装置の主要部の一実施例を
示す。 図中、１はメモリ、２は主処理装置、３は従処
理装置、４は命令制御部、５はスカラ演算部、６
はベクトル演算部、１４は割込原因保持回路を表
わす。
構成図、第２図、第３図は第１図図示の情報処理
装置の処理態様を明確化するための説明図、第４
図は本発明の情報処理装置の主要部の一実施例を
示す。 図中、１はメモリ、２は主処理装置、３は従処
理装置、４は命令制御部、５はスカラ演算部、６
はベクトル演算部、１４は割込原因保持回路を表
わす。
Claims (1)
- １ 主処理装置と１つまたは複数個の従処理装置
とをそなえ、主処理装置は命令シーケンスを制御
しかつ上記従処理装置において実行すべき命令を
順次従処理装置に依頼すると共に当該主処理装置
で実行すべき命令を実行し、かつ上記従処理装置
は当該依頼された命令をパイプライン処理で実行
する情報処理装置において、上記主処理装置およ
び／または上記従処理装置において同種および／
または異種の割込原因が発生したとき上記主処理
装置が当該割込原因に対応する割込処理を実行す
るよう構成されると共に、上記主処理装置におけ
る処理に対応した割込原因情報が当該主処理装置
で保持されかつ上記従処理装置における処理に対
応した割込原因情報が当該従処理装置で保持され
るよう構成され、かつ上記主処理装置および／ま
たは上記従処理装置は上記割込原因が発生した際
に上記主処理装置に対して割込要求を発し、上記
割込原因が発生したか否かにかかわらず従処理装
置が自己に割当てられた処理を実行して処理完了
を上記主処理装置に報告するよう構成され、上記
主処理装置は従処理装置からの処理完了を受取つ
た後に上記割込要求に対応した割込処理許可信号
を発し上記割込処理の実行に当つて上記夫々の割
込原因情報をソフトウエアでリードし一括処理す
るようにしたことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56097592A JPS57212549A (en) | 1981-06-25 | 1981-06-25 | Information processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56097592A JPS57212549A (en) | 1981-06-25 | 1981-06-25 | Information processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57212549A JPS57212549A (en) | 1982-12-27 |
| JPH0147818B2 true JPH0147818B2 (ja) | 1989-10-17 |
Family
ID=14196501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56097592A Granted JPS57212549A (en) | 1981-06-25 | 1981-06-25 | Information processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57212549A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6029870A (ja) * | 1983-07-28 | 1985-02-15 | Toshiba Corp | ベクトル演算処理装置 |
| JPS6297032A (ja) * | 1985-10-23 | 1987-05-06 | Yokogawa Hewlett Packard Ltd | プレシフタを備えたコンピユ−タ |
| JP7427887B2 (ja) * | 2019-09-09 | 2024-02-06 | 富士通株式会社 | 情報処理装置、情報処理方法及び情報処理プログラム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5333016B2 (ja) * | 1972-12-28 | 1978-09-12 | ||
| JPS50111947A (ja) * | 1974-02-12 | 1975-09-03 |
-
1981
- 1981-06-25 JP JP56097592A patent/JPS57212549A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57212549A (en) | 1982-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4635193A (en) | Data processor having selective breakpoint capability with minimal overhead | |
| US5537559A (en) | Exception handling circuit and method | |
| US4803620A (en) | Multi-processor system responsive to pause and pause clearing instructions for instruction execution control | |
| JPH02232737A (ja) | パイプライン方式コンピューターシステムにおいてエラーを検出し訂正する方法及び装置 | |
| EP0372751B1 (en) | Pipelined data-processing apparatus | |
| JP3338488B2 (ja) | データ処理装置の検証方法及び装置 | |
| JPH0147818B2 (ja) | ||
| US5287522A (en) | External procedure invocation apparatus utilizing internal branch vector interrupts and vector address generation, in a RISC chip | |
| JP3171615B2 (ja) | データ転送のリトライ制御方式 | |
| JP2616542B2 (ja) | 疑似障害発生システム | |
| JP2782471B2 (ja) | データ転送のリトライ制御方式 | |
| JPH03218539A (ja) | 並列計算機システムにおけるデバッグ方法 | |
| JPS6250868B2 (ja) | ||
| JPH0623953B2 (ja) | 演算制御方式 | |
| JPS6049344B2 (ja) | 命令再試行方式 | |
| JPH0519745B2 (ja) | ||
| JPH01226031A (ja) | 情報処理装置のパイプライン制御方式 | |
| JPH0149975B2 (ja) | ||
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPS61194542A (ja) | デ−タ処理装置の試験方式 | |
| JPS5924347A (ja) | マイクロ命令実行制御方法 | |
| JPS63282528A (ja) | 中央処理装置実行命令の検出方式 | |
| JPH0398132A (ja) | デバグ方式 | |
| JPS59218555A (ja) | マイクロプログラム制御装置 | |
| JPS6111882A (ja) | 情報処理装置 |