JPS61194542A - デ−タ処理装置の試験方式 - Google Patents

デ−タ処理装置の試験方式

Info

Publication number
JPS61194542A
JPS61194542A JP3382585A JP3382585A JPS61194542A JP S61194542 A JPS61194542 A JP S61194542A JP 3382585 A JP3382585 A JP 3382585A JP 3382585 A JP3382585 A JP 3382585A JP S61194542 A JPS61194542 A JP S61194542A
Authority
JP
Japan
Prior art keywords
test
random
simulator
processing device
random test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3382585A
Other languages
English (en)
Inventor
Hiroshi Nishioka
浩 西岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3382585A priority Critical patent/JPS61194542A/ja
Publication of JPS61194542A publication Critical patent/JPS61194542A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/261Functional testing by simulating additional hardware, e.g. fault simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ処理装置の試験方式に関し、特に、乱
数を用いてランダムに発生させた試験データおよび試験
手順を用いるデータ処理装置の試験方式に関する。
〔従来の技術〕
従来、この種のデータ処理装置の試験方式は、乱数を用
いてランダムに発生Xせた試験データおよび試験手順を
、被試験データ処理装置の先行制御を有効にした状態で
実行した結果と、先行制御を無効にした状態で実行した
結果とを比較し、良否を決めるという方式が採られてい
た。
しかし、この方式では、被試験データ処理装置の先行制
御に関連した機能しか試験できないという欠点があった
このため、被試験データ処理装置と同一の命令セットが
正常に動作す、るデータ処理袋!上で前 、もって実行
し、実行結果を外部記憶に出力しておき、被試験データ
処理装置で実行した結果と外部記憶に格納されている実
行結果を比較することで、演算機能などの先行制御関連
以外の機能も試験するという方式が採られていた。
しかし、この方式では、被試験データ処理装置と同一命
令セットが正常に動作するデータ処理部、5置が必要で
あることに加え、莫大な量のデータおよよび実行結果を
前もって外部記憶に準備しておく必要があり、容易に試
験できないという欠点があった。
〔発明が解決しようとする問題点〕
本発明の目的は、広範囲の機能を容易に試験できるよう
にしたデータ処理装置の試験方式を提供することにある
〔問題点を解決するための手段〕
本発明は、ランダム試験データおよびランダム試験手順
を発生する都度、これらを被試験データ処理装置と同一
の命令セットが実行可能なシミュレータと、被試験デー
タ処理装置とで実行し、実行結果を比較しながら試験を
続行することにより、広範囲の機能を容易に試験できる
ようにしたものである。
すなわち、本発明のデータ処理装置の試験方式は、被試
験データ処理装置と同一命令セットが実行可能なシミュ
レ−タと、ランダム試験データとランダム試験手順から
なるランダム試験プログラムを作成するランダム試験プ
ログラム作成手段と、ランダム試験プログラムをシミュ
レーターよび被試験データ処理装置に移送して、ランダ
ム試験プログラムがシミュレータおよび被試験データ処
理装置−ヒで並行して実行されるようにこれらを起動す
る起動手段と、両実行結果を比較する実行結果比較手段
と、試験の終了要求があるまで、ランダム試験プログラ
ム311内、起動手段、読出し手段、実行結果比較手段
による一連の処理を繰返して行なわせる制御手段を備え
てなる。
、〔実施例〕 本発明の実施例について図面を参照して説明する。
第1図は本発明によるデータ試験方式が適用されたシス
テムの一実施例の構成図である。
このシステムは、試験プログラムやシミュレータなどが
格納される第1の主記憶3とプログラムを遂行する第1
の命令処理部5を持つ試験処理装置lと、ランダム試験
プログラムを格納する第2の主記憶4とプログラムを遂
行する第2の命令処理部6を有する被試験データ処理装
置2と、試験処理装置lと被試験データ処理装置2の間
でデータの転送およびプロセッサ間通信機能を有する装
置間インタフェース7とで構成されている。
第2図は第1図の主記憶3に格納されているプログラム
の構成を゛示す図である。この第1の主記憶3には、オ
ペレーテイ・ングジステム30と、□゛試験制御プログ
ラム31(ランダム試験プログラム作成部310とラン
ダム試験プログラム311と実行結果比較部312から
なる)と、シミュレータ32(第3の主記憶320と第
3の命令処理部321からなる)が含まれている。
第3図は、ランダム試験プログラム311内のランダム
試験データ3110の内容を示す図で、レジスタ用デー
タエリアとメモリ用データエリアとからなる。
第4図は、ランダム試験手順3111の内容を示す図で
ロード命令群とランダム試験命令群とストア命令群とモ
ニタコール命令とからなる。
第5図および第6図は試験制御プログラム31の処理の
流れを示すフローチャートである。
第7図はシミュレータ32の処理の流れを示すフローチ
ャートである。
第8図は被試験デー・夕処理装置2およびシミュレータ
32上で動作するモニタの処理の流れを示すフローチャ
ートである。
次に、本実施例の動作を第5図〜第8図のフローチャー
トを参照して説明する。
まず、試験処理装置l上で動作するオペレーティングシ
ステム30は、試験制御プログラム31・とシミュレー
タ32を第1の主記憶3にロードし、試験処理装置1七
で試験制御プログラム31を起動する。起動された試験
制御プログラム31は、第5図に示す処理を順次実行し
被試験データ処理装置2の試験を行う。
まず、ランダム試験プログラム作成部31Oは、乱数を
使用してレジスタとメモリ上の試験データをランダム試
験データ3110に作成しく処理50)、同じく乱数を
使用して第6図の手順に従ってランダム試験手順を作成
する(処理51)。次に、ランタム試験プログラム作成
部310が作成したランダム試Mプログラム311をシ
ミュレータ32内の第3の主記憶320および装置間イ
ンタフェース7を経て第2の主記憶4に移送する(処理
52)。続いて試験制御プログラム31は、装置間イン
タフェース7のプロセッサ間通信機能を利用して、被試
験データ処理装置2内に存在する第2の主記憶4にロー
ドされたランダム試験プログラム311の実行を要求す
る(処理53)と共に、シミュレータ32を起動し第3
の主記憶320にロードされたランダム試験プログラム
311の実行を要求する(処理54)。シミュレータ3
2での処理が全て終了し、試験制御プログラム31に制
御が戻ると、装置間インタフェース7を経由して送られ
てくる被試験データ処理装置2からの終了割込みを持つ
(処理55)。実行結果比較部312は終了割込みを受
は取ると、シミュレータ32におけるランダム試験プロ
グラム311の実行結果を第3の主記憶320から、被
試験データ処理装置2における実行結果を装置間インタ
フェース7を経由して第2の主記憶4からそれぞれ読出
しく処理56)、さらに両実行結果を比較しく処理57
)、一致していなければ印字装置にエラーメツセージを
出力しく処理58)、この後および前記比較結果が不一
致であれば試験の終了要求があるか検査しく処理59)
、もし終了要求があれば試験を終了し、終了要求がなけ
れば11度処理50から試験を続行する。
次に、ランダム試験手順3111を作成する処理につい
て第6図を用いて説明する。
まず、ランダム試験データ3110内のレジスタ用デー
タエリアに作成された試験データをレジスタにロードす
るためのロード命令群をランダム試験手順3111の先
頭に作成する(処理60)。続いて乱数を使用してラン
ダムな命令コードを決める(処理61)。しかし、乱数
を使用して決めた命令コードをそのまま実行するとそれ
以降のランダム試験手順を正常に実行することが不可能
な命令−ドも含まれてしまうので、次に命令コードの正
当性を検査しく処理62)、不正であれば処理61に戻
り再度命令コードを決定する。このようにして命令コー
ドが決まると、やはり乱数を使用し、命令コードの形成
にしたがったオペランドを決定する(処理63)。さら
に、命令コードのときと同様にオペランドの正当性を検
査しく処理64)、不正であれば処理63に戻る。特に
主記憶をアクセスする命令については、ランダム試験デ
ータ3110がアクセスできるように乱数の範囲を制限
する。このように1命令分の命令語がランダム試験手順
3111のランダム試験命令群に格納されると、作成済
のランダム試験命令の数を検査しく処理85)、前もっ
て指定されている数に満たないときは処理61に戻り次
の命令を作成する。指定された全ての命令を作成した後
は、レジスタの内容をランダム試験データ3110のレ
ジスタ用データエリアにストアするストア命令群をラン
ダム試験手順3111に作成する(処理66)。したが
って、ランダム試験プログラム311の実行結果は、全
てランダム試験データ3110のエリアに格納されるこ
とになる。最後に、ランダム試験プログラム311の終
了をモニタに通知するためのモニタコール命令をランダ
ム試験手順3111に作成してランダム試験手順311
1の作成処理を終る(処理67)。
次に、シミュレータ32の処理を第7図を用いて説明す
る。
シミュレータ32は、起動されるとプロセンサ間通信割
込をシミュレーとする(処理71)。次に、第3の主記
憶320から命令語を取り出しく処理72)、取り出し
た命令語がプロセッサ間通信を行う命令か否か検査しく
処理73)、もしプロセッサ間通信を行う命令であれば
シミュレータ32における処理を終了し、他の命令であ
れば命令語に従った処理を行い(処理74)、命令カウ
ンタを更新した後(処理75)、処理72に戻る。
このようにシミュレータ32は、プロセッサ間通信命令
が現われるまで順次命令を処理する。
次に、被試験データ処理装置2およびシミュレータ32
に前もってロードされており、ランダム試験プログラム
311の実行を制御するモニタの処理を第8図を用いて
説明する。
まず、モニタが被試験データ処理装置2上で動作すると
きは、処理53にて通知されるランダム試験プログラム
311の開始要求、すなわちプロセッサ間通信側込みを
待つ(処理80)0割込みを受は付けるとランダム試験
プログラム311を起動し、試験を実行する(処理81
)。試験の終了は、ランダム試験手順311の最後に作
成されているモニタコール命令を実行することによりモ
ニタコール割込みとしてモニタに通知される。モニタは
、モニタコール割込みを待ち合せ(処理82)、割込み
を受は付けると、ランダム試験ブムグラム311の終了
を試験処理装置1へ通知するためのプロセッサ間通信命
令を実行する(処理83)。さらにモニタは、新たに作
成されたランダム試験プログラム311の開始要求を待
つために処理80へ戻る。
一方、シミュレータ32トでモニタを実行するときは処
理71によるプロセッサ間通信側込みを検出しく処理8
0)、ランダム試験プログラム311を起動する。試験
を終了するときは、処理83で実行したプロセッサ間通
信命令をシミュレータ32の処理73において検出し、
シミュレータ32が終了することで試験制御プログラム
31に通知する。
以上説明したように、試験処理装置l上で作成したラン
ダム試験プログラム311を被試験データ処理装置2お
よびシミュレータ32で実行し、実行結果を比較するi
とで被試験データ処理装置2の良否を判定することがで
きる。
本実施例では、試験制御プログラム31がシミュレータ
32と同一の処理装置上で動作しているが、別の処理装
置上で動作してもよいし、被試験データ処理装置2上で
動作してもよい。
さらに1本実施例では、ランダム試験プログラムを起動
する手段および実行結果を読出す手段として主記憶を共
有する方式を採用したが、ファイルを共有してもよいし
、通信回線で接続してもよいことは明らかである。
〔発明の効果〕
本発明は以上説明したように、被試験データ処理装置と
同一の命令セットを実行可能なシミュレータを設けるこ
とにより、広範囲の機能を容易に試験できるという結果
を有する。
【図面の簡単な説明】
第1図は本発明のデータ処理装置の試験方式を適用した
システムの一実施例の構成図、第2図は第1図に示した
第1の主記憶3に格納されるプログラムの構成図、第3
図はランダム試験データ3110の構成図、第4図はラ
ンダム試験手順3111の構成図、第5図および第6図
は試験制御プログラム31の手順を示すフローチャート
、第7図はシミュレータ32の手順を示すフローチャー
ト、第8図はモニタの手順を示すフローチャートである
。 1・・・試験処理装置、 2・・・被試験データ処理装置、 3・・・第1の主記憶、  4・・・第2の主記憶、5
・・・第1の命令処理部、 6・・・第2の命令処理部、 7・・・装置間インタフェース、 30・・・オペレーティングシステム、31・・・試験
制御プログラム、 32・・・シミュレータ、 310・・・ランダム試験プログラム作成部、′311
・・・ランダム試験プログラム、312・・・実行結果
比較部。 320・・・第3の主記憶、 32!・・・第3の命令処理部、 3110・・・ランダム試験データ、 3111・・・ランダム試験手順、 第1図 第3図 兜4図

Claims (1)

  1. 【特許請求の範囲】 被試験データ処理装置と同一命令セットが実行可能なシ
    ミュレータと、 ランダム試験データとランダム試験手順からなるランダ
    ム試験プログラムを作成するランダム試験プログラム作
    成手段と、 前記ランダム試験プログラムを前記シミュレータおよび
    被試験データ処理装置に移送して、前記ランダム試験プ
    ログラムが前記シミュレータおよび被試験データ処理装
    置上で並行して実行されるようにこれらを起動する起動
    手段と、 前記ランダム試験プログラムの実行結果を前記シミュレ
    ータおよび被試験データ処理装置から読出す読出し手段
    と、 前記読出し手段で読出された、前記ランダム試験プログ
    ラムの両実行結果を比較する実行結果比較手段と、 試験の終了要求があるまで、前記ランダム試験プログラ
    ム作成手段、前記起動手段、前記読出し手段、前記実行
    結果比較手段による一連の処理を繰返して行なわせる制
    御手段を備えてなるデータ処理装置の試験方式。
JP3382585A 1985-02-22 1985-02-22 デ−タ処理装置の試験方式 Pending JPS61194542A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3382585A JPS61194542A (ja) 1985-02-22 1985-02-22 デ−タ処理装置の試験方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3382585A JPS61194542A (ja) 1985-02-22 1985-02-22 デ−タ処理装置の試験方式

Publications (1)

Publication Number Publication Date
JPS61194542A true JPS61194542A (ja) 1986-08-28

Family

ID=12397262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3382585A Pending JPS61194542A (ja) 1985-02-22 1985-02-22 デ−タ処理装置の試験方式

Country Status (1)

Country Link
JP (1) JPS61194542A (ja)

Similar Documents

Publication Publication Date Title
JPH0430053B2 (ja)
US5003468A (en) Guest machine execution control system for virutal machine system
JPS61194542A (ja) デ−タ処理装置の試験方式
JPS62203240A (ja) 情報処理装置の試験方式
JP2944321B2 (ja) 論理評価システム
JPH0147818B2 (ja)
JPS6270942A (ja) 情報処理装置の試験方式
JPH03218539A (ja) 並列計算機システムにおけるデバッグ方法
JP2743889B2 (ja) プログラム評価の方法および装置
JP2502128B2 (ja) コンパイラ装置
JPH06208480A (ja) システムプログラムシミュレーション方式
JPH0677236B2 (ja) I/o割込みをシミュレートする装置及び方法
JPH03263134A (ja) データ処理装置のテスト処理方式
JPS6143347A (ja) ベクトル命令シミユレ−シヨン方法
JPS6198455A (ja) デバイスシミユレ−ト方式
JPH01114942A (ja) 割込み制御方式
JPH0772874B2 (ja) 割込み受取り装置
JPS62203239A (ja) 情報処理装置の試験方式
JPS6367642A (ja) 仮想計算機システムの制御方式
JPH04165433A (ja) オペレーティングシステムのデバグ方式
JPS6214240A (ja) プログラム検査方式
JPH01306930A (ja) マイクロプロセッサ
JPS6231386B2 (ja)
JPH0398132A (ja) デバグ方式
JPH02108149A (ja) マルチプロセッサの排他制御機構