JPH0147933B2 - - Google Patents

Info

Publication number
JPH0147933B2
JPH0147933B2 JP9369281A JP9369281A JPH0147933B2 JP H0147933 B2 JPH0147933 B2 JP H0147933B2 JP 9369281 A JP9369281 A JP 9369281A JP 9369281 A JP9369281 A JP 9369281A JP H0147933 B2 JPH0147933 B2 JP H0147933B2
Authority
JP
Japan
Prior art keywords
impedance
circuit
voltage
control circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9369281A
Other languages
English (en)
Other versions
JPS5731220A (en
Inventor
Jei Aapufueru Ratsuseru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPS5731220A publication Critical patent/JPS5731220A/ja
Publication of JPH0147933B2 publication Critical patent/JPH0147933B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/54—Circuits using the same frequency for two directions of communication
    • H04B1/58—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
    • H04B1/586—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa using an electronic circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • H03H11/30—Automatic matching of source impedance to load impedance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M19/00—Current supply arrangements for telephone systems
    • H04M19/001—Current supply source at the exchanger providing current to substations
    • H04M19/005—Feeding arrangements without the use of line transformers

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Interface Circuits In Exchanges (AREA)
  • Networks Using Active Elements (AREA)
  • Devices For Supply Of Signal Current (AREA)

Description

【発明の詳細な説明】 この発明は帰還ループで制御されるインピーダ
ンスを有する電気伝送回路に関し、特に電話シス
テムの加入者回線インターフエイス回路に関す
る。
電気伝送システムにおいては、インピーダンス
を十分に制御することがしばしば必要とされる。
一般的に、伝送回路はソースインピーダンスを介
して端子へ伝達される電圧信号を発生する信号源
を有している。この信号源の出力を受ける端子は
受信側の第２の回路へ接続される。この受信側の
第２の回路の固有インピーダンスは送信側の第１
の回路に対する負荷インピーダンスとして作用す
る。伝送システムが二重通信の場合、すなわちま
た第２の回路から第１の回路へも信号が伝送され
かつこの２つの回路の役割が逆転する場合におい
ては、この負荷インピーダンスはさらに第２の信
号源へ接続される。この場合、第１の回路のイン
ピーダンスは第１の回路から第２の回路へ信号を
伝送する間はソースインピーダンスとして作用
し、かつ第２の回路から信号を受取る際には終端
インピーダンスとして作用する。
このような回路の設計において、回路のインピ
ーダンスに各種の条件が与えられる。インピーダ
ンスは十分制御され正確でかつ各種の信号周波数
に対して異なつたものであることが望ましい。容
量性または誘導性特性を有する複素インピーダン
スが望まれる。
さらに、このような回路の全体の設計にあたつ
て、コンパクトな物理的寸法および良好な信頼性
のため最少限の個別部品で簡単に集積回路で構成
することが好ましい特徴と言える。
さらに回路が異なつたものであれば、共通モー
ド信号を抑制することも同様な要件である。
上記したすべての特徴は特に電話システムに望
ましい。このようなシステムは１対の単方向性伝
送回路からなる通信搬送波チヤンネルを有する。
電話局においてチヤンネルの各終端に設けたイン
ターフエイス回路によつて、一方が入力信号を伝
送し他方が出力信号を伝送する単方向性回路は２
線式双方向性平衡伝送回路に接続される。この双
方向性回路は電話機のような加入者端末機が接続
される加入者ループを形成する。
従来、インターフエイス回路はいわゆる変圧器
ハイブリツド回路で構成されていた。変圧器によ
つて搬送波側および加入者側の両側において信号
を平衡化するためインピーダンス整合が必要であ
るので変圧器は高価である。
さらに、変圧器によるインピーダンス整合は単
方向性搬送波回路および双方向性加入者回路のイ
ンピーダンスの公称値で行われ、変圧器ハイブリ
ツド回路の動作は最適なものでなくなる。変圧器
ハイブリツド回路の他の欠点は加入者ループが加
入者端末機を駆動するためDC大電流を供給しな
ければならないことにある。端末機との通信のた
め可聴周波数信号のようなAC信号はDC電流に重
合されるので、ハイブリツド回路の変圧器はDC
電流を処理するように構成し、かつAC信号に応
答しなければならない。この結果、ハイブリツド
回路のコストおよび寸法が増加する。
ハイブリツド回路の変圧器を排除するため各種
の設計がなされている。電流ミラー回路を有する
このような設計の一例はF.S.Boxallに与えられた
1977年１月18日の米国特許No.4004109に示されて
いる。しかし、Boxallの設計の一つの欠点は回
路の抵抗素子のいくつかは整合するだけでなくこ
の素子の値はその適当な動作のため正確にセツト
しなければならないことにある。この要件は回路
の製造コストを増加させる。さらに、ボツクスオ
ールの設計はほぼ常時顕著な複素数インピーダン
スを有する伝送回路と最適整合のため複素数イン
ピーダンスを与えるものでない。
上記およびその他の問題はこの発明によつて除
去しまたは実質的に軽減し、この発明は回路のイ
ンピーダンスを正確かつ簡単にセツトし複素的に
できる電流制御型または電圧制御型帰還ループを
有する回路を提供する。この発明は最少限の外部
部品とともに回路の基本構成ブロツクとして演算
増幅器を使用する集積回路の設計と両立しうる。
広い意味において、この発明は信号源を第２の
回路に接続する第１のインピーダンス手段と、第
１のインピーダンス手段を介して発生される信号
電流に応答し信号電流に比例した帰還電流を発生
する手段と、帰還電流に応答し帰還電流および信
号電流に関連した帰還電圧信号を発生する第２の
インピーダンス手段と、帰還電圧信号を電圧信号
に加算する手段とを備え、受信した電圧信号と帰
還電圧信号の和は信号電流を発生し、上記第１の
インピーダンス手段のインピーダンスに対する上
記第２のインピーダンス手段のインピーダンスは
回路のインピーダンスを決定するように構成した
信号源からの電圧信号を第２の回路に転送する回
路を提供する。
このように電流制御型帰還ループは回路のイン
ピーダンスを設定する。
この発明の他の意味において、上記回路内の第
２のインピーダンス手段は所定の周波数範囲外に
ある帰還電圧信号をろ過する手段を有し、上記回
路のインピーダンスは上記第１のインピーダンス
手段のインピーダンスに対する上記第２のインピ
ーダンス手段のインピーダンスで決定される上記
所定の周波数範囲内にある信号に対して或るイン
ピーダンスを示し、上記第１のインピーダンス手
段のインピーダンスで決定される上記所定の周波
数範囲外にある信号に対して異なつたインピーダ
ンスを示す。
この発明の他の特徴において、電流制御型でな
く、電圧制御型であつて回路のインピーダンスを
セツトする帰還ループを提供する。
上記のごとく、この発明によつて、第２の回路
に信号を転送する回路は十分制御されたインピー
ダンスを有する。さらに、この回路は低周波
（DCを含む）およびAC動作のような異なつた周
波数の動作に対して複数のインピーダンスを示す
ことが可能である。さらに差動システムにおい
て、インピーダンスの差は共通モードインピーダ
ンスと異ならせることができる。最後に、この発
明によつて加入者インターフエイス回路のような
伝送回路は最少限の外部部品とともにそのほとん
どの部品を集積回路で構成でき、回路のインピー
ダンスは複素的でかつ正確にできる。
この発明をより一層完全に理解できるように、
この発明の以下の詳細な説明および参照の図面を
注目しなければならない。
信号が一方から他方へ通過する２個の回路を有
する理想的な伝送システムの概略ブロツク図を第
１図に示す。第１の回路は電圧源（図示しない）
からの電圧信号VSを導入する端子１１を有し、
電圧信号VSはここに１の利得を有し回路の点２
８にあるその出力電圧が変化しないものとして図
示されている増幅器１０の入力となる。この電圧
信号は第１の回路のインピーダンスZSを表わすイ
ンピーダンス素子１２を介して端子１３に導出さ
れる。端子１３は第２の回路を第１の回路に接続
し、第２の回路は第２の回路のインピーダンスZL
を表わすインピーダンス素子を有する。２重通信
の場合、インピーダンス素子１４は、さらに電圧
信号源１５に接続され、電圧信号源１５は第２の
回路から第１の回路へ戻る信号VGを発生する。
簡単な分析で２つの回路のインターフエイスで
ある端子１３に現われる入力／出力電圧Vipは以
下のごとくであることがわかる。
Vip＝ZLVS＋ZSVG／ZL＋ZS この発明は第１図の理想的な第１の回路で帰還
ループを使用し、帰還を有する回路がインピーダ
ンスZSを有する理想的な回路を模倣するように単
一の素子でその回路のインピーダンスを制御す
る。さらに、その構成は各種の加算、反転、増幅
および差動モードに接続されるこの分野で公知な
演算増幅器で行う。
第２図は電流制御型の帰還ループを有する回路
の概略図を示す。この回路において、端子１１は
フアクタＡにしたがつて増幅器ブロツク２０で増
幅された電圧信号を導入する。増幅器ブロツク２
０の出力は電圧加算回路１９の入力となり、電圧
加算回路の出力は利得１の増幅器１０でバツフア
される。第１図の抵抗素子１２に代わつて回路の
点２８と端子１３の間にある抵抗素子１６を設け
る。抵抗素子１６は任意のRF値を有する。電圧
−電流回路１７は抵抗素子１６の両端の２個の接
続点を介して抵抗素子における電位差に応答す
る。電圧−電流回路１７は素子１６間の電圧に比
例した電流を発生し、素子１６間に電圧は素子１
６および端子１３を介してインピーダンス素子１
４および信号源１５を含んだ第２の回路に流れる
電流ｉに比例している。回路１７からの帰還電流
は素子１６を流れる電流ｉにほぼ等しいと仮定で
きる。帰還電流は値ｚを有するインピーダンス素
子１８を流れる。インピーダンス素子１８間の電
圧izは電圧加算回路１９に供給される。したがつ
て、回路の点２８にある増幅器１９の出力はAVR
＋izである。
端子１３の電圧は以下のとおりである。
Vip＝ZL（AVS＋iz）＋RFVG／RF＋ZL ｉ＝Vip−VG／ZLであつて上式の分子の項をVSと VGで整理すれば以下のようになる。
Vip＝AZLVS＋（RF−Ｚ）VG／RF＋ZL−Ｚ 帰還を有するこの回路は第１図に示した理想的
な回路と等しいソースインピーダンスおよび終端
インピーダンスZSを有することが通常望まれる。
このことは帰還回路に対して計算した成分VS、
VGが第１図の回路に対して計算したものと同一
でなければならないという条件を与える。即ち、 RF−Ｚ／RF＋ZL−Ｚ＝ZS／ZL＋ZS AZL／RF＋ZL−Ｚ＝ZL／ZL＋ZS 換言すれば、 Ａ＝１、Ｚ＝RF−ZS この２つの条件をＡとＺに与えることによつ
て、第２図の帰還回路は所期の目的どおりインピ
ーダンスZSを示す。帰還電流が単にフアクタＫに
応じて電流ｉに比例しているだけであれば、素子
１８のインピーダンスは回路に対してインピーダ
ンスZgを維持するようにフアクタの逆数１／Ｋに
よつて簡単に調整できることに注目しなければな
らない。
素子１８だけが回路のインピーダンスを決める
ので、集積回路で構成できる回路の残りの部分と
別個に素子１８を構成することも可能である。こ
うすればデイスクリートな部品を用いて回路の集
積を妨害することなく回路のインピーダンスを複
素的にすることができる。
１に等しくないＡをセツトすることによつて、
信号を第２の回路に転送する回路の実効ソースイ
ンピーダンスを第２の回路からの信号を受信する
回路の終端インピーダンスと異ならせることが可
能であることに注目しなければならない。この場
合注目しなければならない他の点は送信信号が利
得Ａを有し、終端インピーダンスと等しいソース
インピーダンスで送信されることにある。
インピーダンス素子１８および電圧加算回路１
９を流れる帰還電流によつて生ずる電圧iz間にフ
イルタ回路を挿入することによつて回路は異なつ
た周波数に対して２つの別個のインピーダンスを
示すことができる。例えば、フイルタ回路は所定
の周波数より高い帰還信号のみをろ過するハイパ
スフイルタであれば、回路は所定の周波数より高
い信号に対しインピーダンスZSを示し所定の周波
数より低い周波数に対して実数インピーダンス
RFを示す。
第３図は電流制御型帰還ループを使用する差動
回路を示す。第２の回路は差動型ととして示し、
入力／出力端子３０に接続されたインピーダンス
ZL／２を有するインピーダンス素子３１を有す
る。インピーダンス素子３１の他端は電圧VG／
２を発生する信号電圧源３２に接続し、信号電圧
源３２は電圧−VG／２を有する負荷信号電圧源
５２に接続し、電圧源５２はインピーダンスZL／
２のインピーダンス素子５１に接続する。インピ
ーダンス素子５１は負入力／出力端子５０に接続
する。第２の回路は合計インピーダンスZLのルー
プおよび合計差電圧VGの電圧源を構成する。
信号電流ｉはループおよび１対の抵抗素子３
３，５３を流れ、抵抗素子３３，５３は夫々端子
３０，５０に接続する。各素子を流れる電流は
夫々点線で囲んだ電圧−電流回路３７，５７で監
視する。
電圧−電流発生回路３７は一端が抵抗３３の一
端に接続された抵抗素子３５を備える。抵抗素子
３３の他端は演算増幅器３４の正入力に接続し、
演算増幅器の負入力は抵抗素子３５の他端に接続
する。増幅器３４の出力はトランジスタ３６のベ
ースに接続し、そのエミツタは帰還関係で増幅器
３４の負入力に接続する。素子３５の抵抗はトラ
ンジスタ３６のコレクタから生ずる電流量を制御
する。これは演算増幅器の入力電圧が第１次の近
似値に等しいので素子３３間の電圧が素子３５間
に生ずる電圧に等しいことから理解できる。電流
は演算増幅器に導入または導出されないので、素
子３５間の電流はトランジスタ３６のエミツタに
導入しコレクタから導出される。近似をよくする
ためトランジスタ３６のコレクタから生ずる電流
はそのエミツタに導入する電流と同一とする。
明確化のため、変換回路３７の相互コンダクタ
ンスは抵抗素子３５のコンダクタンスすなわち抵
抗の逆数に等しいことに注目しなければならな
い。
素子３５は値2M1と素子３３の値の積、2M1RF
を有するように選ばれる。それ故、値ｉ／2M1を
有する帰還電流がこの変換回路３７から発生され
る。
回路５７も同一の構成とし、回路の点２１に同
一の振幅と方向の帰還電流を発生する。この２つ
の帰還電流の和は一端が接地された抵抗素子２２
を介して供給されるループ電流ｉ／M1.と等し
い。素子２２はフアクタM2にしたがつて素子３
３の抵抗に関連した抵抗を有するように選ぶ。そ
れ故、電圧iRFM2／M1が生ずる。
この電圧は点線で囲まれバツフア用演算増幅器
２３，２７および容量素子２４を抵抗素子２５か
らなるRC回路を有するフイルタ回路２６に供給
される。素子２４，２５は所定の周波数の信号を
通過させその他の信号は阻止するような値に選
ぶ。
このろ過された帰還電圧信号iRFM2／M1は差
動回路の各辺にある２個の加算電圧増幅回路に供
給される。M2／M1＝１であれば、この出力は
iRFに等しい。
ろ過された帰還電圧信号は演算増幅器７１で増
幅し反転する。ろ過された電圧信号は値M3RFを
有する抵抗素子７２を介して増幅器７１の負入力
に供給する。増幅器７１の出力は値M4ZS／２を有す るインピーダンス素子７３を介してその負入力に
接続する。増幅率はM4ZS／2M3RFであつて増幅器７１ の出力は信号のろ過成分−iZSM2M4／2M3M1となる。こ の出力は回路の各辺の加算増幅器に接続する。
M2M4／M1M3＝１であれば、この出力は−iZS／２となる
。
増幅器７１の出力は端子７０に接続し、ループ
から生ずる信号VOUTは端子７０を介して外部に
転送する。VSの成分が反転している点を除いて
信号VOUTは所望の差信号V1−V2と同一となる。
これは補正が可能であつて電話システムにおいて
トランスハイブリツド平衡回路で補正される。
信号源からの電圧信号は夫々１対の端子４６，
６６を介して差動回路の各辺に導入する。各辺で
導入された電圧信号にはフイルタ回路２６から直
接ろ過された帰還電圧iRFおよび増幅器７１から
の増幅された帰還電圧を加算する。電圧の加算は
電圧加算構成に接続された演算増幅器４１で行な
われる。この電圧加算構成においては、加算され
るべき各電圧が入力抵抗４５，４４，４３を介し
て増幅器４１の負入力に接続される。帰還抵抗素
子４２は増幅器４１の出力を増幅器４１の負入力
に接続する。これは差動回路のこの辺の信号の利
得を１に等しくするため入力抵抗素子と同一の値
を有する。したがつて、演算増幅器６１も同様に
同一の入力抵抗素子６３，６４，６５および帰還
抵抗素子６２で加算モードに構成する。
差動回路において、２個の位相のずれた信号は
加算され実効利得を２とする。それ故、この回路
においてiZSでなくiZS／２のフアクタを使用す
る。さらに、電話システムに応用するとき、多く
の電話システムが電話線の減衰を補償するため端
子４６，６６から端子３０，５０へ＋6dBの利得
を必要とするので信号VSに対するフアクタＡは
実効的に１でなく２にセツトする。このフアクタ
は素子４５，６５を変更することによつていかな
る利得または損失に対しても調整できる。
回路の第１の辺は入力抵抗素子４０と等しい帰
還抵抗素子３９で反転モードに接続した別の演算
増幅器３８を有する。増幅器２８によつて増幅器
４１の出力信号を反転して差動回路の各辺にある
信号の極性を異ならせる。
変形例として、２個の加算増幅器４１，６１は
１個の加算増幅器で置換えてもよい。１個の増幅
器の出力は非反転部と反転部の２つに分割する。
非反転部、即ち、１個の加算増幅器からの直接の
出力は差動回路の一辺を駆動する。反転部、即
ち、反転増幅器３８で反転された１個の増幅器の
出力は回路の他方の辺を駆動する。第３図の回路
は前述と同様な方法で動作する。
増幅器３８の出力電圧を計算すれば次のように
なる。
〔VS＋ｉ（RF−ZS／２）〕 増幅器６１の出力電圧は −〔VS＋Ｉ（RF−ZS／２）〕 第２図の式から得られる一般的な関係から合計
インピーダンスZLを有するループへの電圧源とし
て動作する回路のインピーダンスは実効利得が２
であるVSとともにZSによつて与えられることが
わかる。それ故、単一のインピーダンス素子７３
はフイルタ回路２６を通過する周波数を有する信
号に対して回路のインピーダンスを一定とする。
２つのバイアス電圧VBias1、VBias2は増幅器３
８，６１の正入力に印加する。これは前述のごと
く回路の動作に影響を与えないがDC電流を信号
電流ｉに加算する。この特徴は加入者回線にDC
電流を供給しなければならない電話システムに有
効である。
この回路は電話システムにおける加入者双方向
回路へのインターフエイス回路として適当に構成
する。通信搬送波チヤンネルの単方向性入力回路
からの信号は第３図において第２の回路として示
した加入者回線ループに効果的に転送できる。加
入者回線からの同様な信号は効果的に回路で受信
できる。回路は簡単に加入者ループ回路のインピ
ーダンスと整合するインピーダンスを有するよう
にセツトできるのでこのことは事実である。１個
の素子７３だけで回路のインピーダンスをセツト
するので、外部の素子と整合する必要がない。さ
らに、素子７３のインピーダンスに対する素子７
２の抵抗の比率は回路に影響を与えるものがある
ので、両方の素子は任意の大きなフアクタM4だ
け値を増加させる。
他の利点はインピーダンス素子７３を集積回路
からなる回路の残りの部分とは別個に接続できる
ことにある。それ故、素子７３は抵抗特性以外に
容量性および誘導性特性を有する複素数型にでき
る。回路は例えば素子３３，５３および素子３
５，５５，２２のような抵抗素子の整合だけを必
要とするので、回路の残りの部分は集積回路とし
て製造するのに適している。集積回路は特に抵抗
整合に適している。
インピーダンスの整合を可能とする外に回路は
フイルタ回路２６によつて異なつた周波数に対し
て異なつたインピーダンスを示すことも可能であ
る。加入者ループ回路とインターフエイスするた
め、最適な設計によつて回路２６は可聴周波数信
号を通過させDC信号を阻止するようにセツトす
る。インピーダンス素子７３に代わつて抵抗素子
３３，５３は回路の抵抗をDC信号に対して2RF
に決める。回路は不必要に高い抵抗値を必要とす
ることなく加入者ループにDC電流を供給し加入
者端末機を駆動することができる。素子７３は加
入者ループのインピーダンスに整合するようにセ
ツトし、素子３３，５３は加入者ループへのDC
供給電流による電力消費を最少限にするため低く
セツトする。この回路は特に同一の発明者によつ
てこの出願と同日に提出された関連米国特許出願
連続番号161、491、「電流制御型バツテリフイー
ド回路」に開示された加入者ループの電流供給に
特に有効な新規なDC電力供給回路と両立しうる。
電流制御型回路は縦モード信号を除波するのに
優れている。このような信号は例えば近接の送信
ラインからの干渉によつて加入者ループに発生す
る。縦モード信号は、帰還電流発生回路３７，５
７からの対向する帰還電流成分として回路中に発
生する。この成分は相殺され縦モード信号は除去
される。
最後に、電流制御型帰還回路によつて第４図に
示すように端子３０と端子７４の間に接続された
値RXの抵抗素子７６および端子５０と端子７５
の間に接続された値RXの抵抗素子７７のような
外部の直列制限抵抗を使用することが可能とな
る。このような抵抗は雷や短絡によつて加入者ル
ープに発生する偶発的なサージから回路を保護す
るのに使用する。この高電流サージはこのような
危険なサージがしかるべく回路に達する前に早急
に遮断するように設計された抵抗素子７６，７７
を通過する。偶発的なサージ電圧を除去するのを
助けるクランプ回路（図示しない）は直列制限抵
抗に接続することが時々ある。
この回路はこのような外部部品を付加しても簡
単に適応しうる。これはろ過された帰還電圧を増
幅する演算増幅器８０を第３図の当初に回路に付
加すればよい。増幅器８０の負入力は値MSRFを
有する抵抗素子８１を介して接地する。負入力は
また値M6RFを有する帰還抵抗素子８２を有して
増幅器の出力に接続する。この結果、M5＝M6の
場合、増幅器８０の出力電圧はｉ（RX＋RF）とな
り、差動回路の各辺の加算増幅器４１，６１に供
給する。この変形により、端子３０，５０のイン
ターフエイスにある回路のインピーダンスをZS−
2RXとして端子７４，７５のインターフエイスに
あるインターフエイスをZSに等しくすることによ
つて差動回路はこれらの外部部品７６，７７の付
加があつても適応しうる。ここで加入者ループと
のインターフエイス端子は実効的に端子７４，７
５となる。さらに、抵抗素子８２は外部に設けフ
アクタＮで倍増できるので、回路の設計は簡単に
行える。
現在まで議論は電流制御型ループを有する回路
を中心にしてなされてきた。第５図は回路のイン
ピーダンスを制御する電圧制御型帰還ループの簡
単な変形例を示す。第５図に対して同様な分析を
追従し、第１図の理想的な特性を比較することに
よつて電圧帰還によつて回路のインピーダンスを
制御する方法で決定できる。
入力／出力インピーダンス１３は前述のように
インピーダンス１４および電圧源１５を有する第
２の回路とインターフエイスする。受信された電
圧信号VSは増幅器ブロツク８４によつてフアク
タＡに応じて増幅し、増幅器ブロツクの出力は電
圧加算回路８３に供給する。受信された電圧信号
は値RFを有する抵抗素子１６を介して利得が１
の増幅器１０を通過する。入力／出力端子１３に
ある電圧Vipは増幅率Ｋの増幅回路８５に帰還さ
せ、増幅回路８５の出力は電圧加算回路８３に供
給する。入力／出力端子１３にある電圧Vipは ZL（AVS＋KVip）＋RFVG／RF＋ZL 或る処理によつて Vip＝AVRZL＋RFVG／RF＋（１−Ｋ）ZL 前述のごとく、成分VS、VGは第１図の理想的
なシステムにおける成分と等しいことが望まし
い。これは以下のことを意味する。
RF／RF＋（１−Ｋ）ZL＝ZS／ZL＋ZS AZL／RF＋（１−Ｋ）ZL＝ZL／ZL＋ZS 換言すれば。
Ｋ＝（１＋RF／ZS）、Ａ＝RF／ZS 第６図は上記の要件を満たす回路を示す。端子
１００は加算用演算増幅器１０１を通過した電圧
信号VSを導入する。増幅器１０１の出力電圧は
値ZSの入力インピーダンス素子９９と値RFの帰
還抵抗素子９８とともにフアクターRF／ZSに応
じて増幅器９７で増幅される。信号は加算モード
増幅器９３および増幅器９３による信号の反転を
補償する反転用増幅器９０を通過するので、増幅
器９７からのRF／ZSVSは回路の点２８へそのまま通 過する。
端子１３にある入力／出力電圧Vipはフイルタ
回路１０７でろ過されたのち２つの点にある回路
に帰還される。ろ過された信号は直接加算用増幅
器９３に供給し、増幅器１０８で単純に反転した
のち加算用増幅器１０１に供給する。増幅器１０
１への帰還成分はフアクタRF／ZSに応じて増幅
器９７で増幅する。それ故、点２８にある電圧は
以下のようになる。
AVS＋KVip＝（RF／ZS）VS＋（１−RF／ZS）
Vip これは第１図の理想的な回路で必要な関係を満
たし第４図の回路は素子９９で与えられるインピ
ーダンスZSを有する。前述の図面の回路で説明し
たように、或る周波数の信号を阻止するフイルタ
回路１０７によつてこの周波数におけるこの回路
のインピーダンスはRFである。
第６図に示した回路の差動型は第７図に示す。
加入者ループは１対の入力／出力端子３０，５０
に接続し、帰還ループにおいて入力／出力端子は
純粋に差動型に接続した演算増幅器１１９の入力
に接続する。入力抵抗素子１１５，１１６は増幅
器１１９の正入力に接続された接地用抵抗素子１
１７と増幅器の出力とその負入力の間に接続され
た帰還抵抗素子１１８と同一の値を有する。増幅
器１１９の出力はただ端子３０，５０にある差電
圧V1−V2になる。回路１２３でろ過したのちこ
の電圧は信号を加入者ループから外部に転送する
のに使用する。このための端子１２０を示す。
ろ過された帰還電圧は２つの異なつた帰還成分
に区分し変更する。回路の差動利得２を補償する
ため増幅器１２６はただ差電圧を1/2に分割する。
これは入力抵抗素子１２４の値を帰還抵抗素子１
２５の値の２倍とすることによつて達成できる。
半分の電圧成分は夫々差動回路の２辺にある加算
用増幅器１４２，１３８に供給する。
残りの成分は端子１３０からの受信電圧信号
VSに加算する。同一の抵抗素子１２８，１３１
および１２８の値の２倍の抵抗素子１２７を有す
る加算用増幅器１２９がこれを達成する。加算さ
れた電圧はフアクター2RF／ZSに応じて増幅器１
３４で増幅し、これは増倍された値MS／２を有
する入力インピーダンス素子１３２および同様に
増倍された値MRFを有する帰還抵抗素子１３３
を有することによつて達成する。増幅された和電
圧は抵抗素子１３９を介して加算用増幅器１４
２、さらに抵抗素子１３８を介して加算用増幅器
１３８に供給する。増幅器１４２に対する抵抗素
子１３９，１４０，１４１は等しく、増幅器１３
８に対する抵抗素子１３５，１３６，１３７も等
しい。
増幅器１４２の出力は帰還抵抗素子１４４に等
しい入力抵抗素子１４３を有する増幅器１４５に
よつて反転する。増幅器１４２の出力を反転する
ことによつて端子５０に対して端子３０への電圧
信号を異ならせる。さらに、増幅器１３８ととも
に増幅器１４５の正入力をバイアスし回路内で動
作する電圧を増幅器の適正な動作範囲内に維持す
る。
それ故、増幅器１４５，１３８の出力電圧は
RF／ZS／２VS＋１／２（１−RF／ZS／２）（V1−V2）ま
た はその負の値となる。第６図の増幅器９０の出力
電圧と比較すれば回路が次のように動作すること
が確認できる。
第３図の差動型電流制御帰還回路の場合のよう
に、回路は加入者ループへのインターフエイス回
路として適当である。回路は加入者ループと整合
する必要がある１個のインピーダンス素子１３２
のみを有する。必要ならば素子は複素的にでき
る。回路の残りの部分は演算増幅器と整合した抵
抗で構成されているので、集積回路で製造するの
に適している。フイルタ回路１２３によつて回路
は可聴信号に対して或るインピーダンスZSを示
し、DC電流を加入者ループに供給するため異な
つたインピーダンスRFを示す。共通モード信号
はV1とV2の間に差信号を生ぜず、帰還信号を発
生させない。
第４図の差動型電流制御帰還回路の場合のよう
に、帰還抵抗素子１３３をMRFでなくMRF＋
MRXの値を有するように変化させ素止１３２を
MZS／２でなくMZS／２−MRXの値を有するよう
に変化させることによつて値RXを有する外部直
列抵抗を補償できる。
したがつて、この発明は特に好ましい実施例に
関連して図示し説明したけれども、この分野の熟
練者にとつてこの発明の精神から逸脱することな
く型式およびその詳細について上記およびその他
の変更が可能であることが理解できる。それ故、
添付のクレームの境界によつてのみ限定される発
明に排他権が附与されることを意図している。
【図面の簡単な説明】
第１図は信号伝送用に接続された２つの回路の
ブロツク図でこの発明の基本的な動作原理を示
す。第２図はこの発明にしたがつて一方の回路の
インピーダンスを制御する電流制御型帰還ループ
を示すブロツクである。第３図は回路のインピー
ダンスを制御するため電流制御型帰還ループを使
用する差動回路である。第４図は第３図の回路と
同様であるが過電圧保護のため直列制限抵抗およ
びこの抵抗の付加を補償する演算増幅器を有する
回路を示す。第５図はインピーダンス制御のため
電圧制御型帰還ループを有するこの発明によるブ
ロツク図である。第６図は回路のインピーダンス
を制御するため電圧制御型帰還ループを有する回
路を示す。第７図は回路のインピーダンスを制御
するため電圧制御帰還ループを有する差動回路を
示す。 図中において、１０…増幅器、１１…端子、１
２…インピーダンス素子、１３…端子、１４…イ
ンピーダンス素子、１５…電圧信号源、１６…抵
抗素子、１７…電圧−電流回路、１８…インピー
ダンス素子、１９…電圧加算回路、２０…増幅器
ブロツクを示す。

Claims (1)

  1. 【特許請求の範囲】 １ 信号源からの電圧信号を第１の回路に伝送す
    るインピーダンス制御回路であつて、 前記信号源を前記第１の回路に接続する第１の
    インピーダンス手段、 前記第１のインピーダンス手段に結合され、前
    記第１のインピーダンス手段を介して発生される
    信号電流に応答し、前記信号電流に比例した帰還
    電流を発生する手段、 前記帰還電流発生手段に結合され、前記帰還電
    流に応答し、前記帰還電流を介して前記信号電流
    に関連する第１の帰還電圧信号を発生する第２の
    インピーダンス手段、および 前記第２のインピーダンス手段に結合されかつ
    前記信号源に結合され、前記第１の帰還電圧信号
    と前記信号源からの前記電圧信号とを加算する手
    段を備え、前記加算手段からの電圧信号は前記第
    １のインピーダンス手段における前記信号電流を
    発生し、 前記第１のインピーダンス手段のインピーダン
    スに対する前記第２のインピーダンス手段のイン
    ピーダンスが前記インピーダンス制御回路のイン
    ピーダンスを決定する、インピーダンス制御回
    路。 ２ 前記第２のインピーダンス手段はさらに、前
    記第１の帰還電圧信号の成分のうち、予め定めら
    れた周波数領域外の成分を除去するための手段を
    備え、それにより前記インピーダンス制御回路は
    前記第１のインピーダンス手段のインピーダンス
    に対する前記第２のインピーダンス手段のインピ
    ーダンスにより決定される前記予め定められた周
    波数領域内の信号に対するインピーダンスと、前
    記第１のインピーダンス手段のインピーダンスに
    より決定される前記予め定められた周波数領域外
    の信号に対する別のインピーダンスとを有する、
    特許請求の範囲第１項記載のインピーダンス制御
    回路。 ３ 前記予め定められた周波数領域は、可周波数
    領域を含みかつ直流信号成分を含まない、特許請
    求の範囲第２項記載のインピーダンス制御回路。 ４ 前記第２のインピーダンス手段のインピーダ
    ンスから前記第１のインピーダンス手段のインピ
    ーダンスを引いた値は実質的に前記インピーダン
    ス制御回路のインピーダンスを決定する、特許請
    求の範囲第１項記載のインピーダンス制御回路。 ５ 前記第１のインピーダンス手段は実質的に抵
    抗性素子である、特許請求の範囲第４項記載のイ
    ンピーダンス制御回路。 ６ 前記帰還電流発生手段はさらに、前記第１の
    インピーダンス手段における電圧をある係数倍し
    た前記信号電流に比例する前記帰還電流へ変換す
    るための電圧−電流変換手段を備え、前記係数は
    前記第１のインピーダンス手段のインピーダンス
    と前記電圧−電流変換手段の相互コンダクタンス
    との積により決定される、特許請求の範囲第１項
    記載のインピーダンス制御回路。 ７ 信号源からの電圧信号を第１の回路に転送
    し、かつインターフエイス端子を介して前記第１
    の回路から電圧を受信するインピーダンス制御回
    路であつて、 前記インターフエイス端子の電圧信号を反転す
    るための第１の手段、 前記インターフエイス端子電圧を反転した電圧
    信号と前記信号源からの電圧信号とを加算し、あ
    るフアクタだけ前記加算結果を増幅する第２の手
    段、前記フアクタは、第１のインピーダンス手段
    と第２のインピーダンス手段のインピーダンスの
    比により決定され、 前記第２の手段からの加算されかつ増幅された
    電圧信号と前記インターフエイス端子における電
    圧信号とを加算する第３の手段、前記第３の手段
    による電圧信号の加算は実質的に前記第１のイン
    ピーダンス手段のインピーダンスと等しいインピ
    ーダンスを有する第３のインピーダンス手段を介
    して前記インターフエイス端子電圧信号を発生
    し、 それにより前記第２のインピーダンス手段のイ
    ンピーダンスが実質的に前記インピーダンス制御
    回路のインピーダンスを与える、インピーダンス
    制御回路。 ８ 前記インターフエイス端子における電圧信号
    のうち予め定められた周波数領域外の電圧信号の
    成分を除去するための手段をさらに備え、前記第
    ２および第３の手段は前記フイルタ処理された前
    記インターフエイス端子の電圧信号を加算しかつ
    増幅し、それにより前記インピーダンス制御回路
    は前記第１のインピーダンス手段のインピーダン
    スにより決定される予め定められた周波数領域内
    の信号に対するインピーダンスと、前記第３のイ
    ンピーダンス手段のインピーダンスにより決定さ
    れる前記予め定められた周波数領域外の信号に対
    する別のインピーダンスとを有する、特許請求の
    範囲第７項記載のインピーダンス制御回路。 ９ 前記第２および第３のインピーダンス手段は
    実質的に抵抗性素子である、特許請求の範囲第８
    項記載のインピーダンス制御回路。 １０ 前記第１、第２および第３の手段は演算増
    幅器を含む、特許請求の範囲第９項記載のインピ
    ーダンス制御回路。
JP9369281A 1980-06-20 1981-06-17 Impedance controlling circuit Granted JPS5731220A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/161,489 US4359609A (en) 1980-06-20 1980-06-20 Circuit with feedback for controlling the impedance thereof

Publications (2)

Publication Number Publication Date
JPS5731220A JPS5731220A (en) 1982-02-19
JPH0147933B2 true JPH0147933B2 (ja) 1989-10-17

Family

ID=22581382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9369281A Granted JPS5731220A (en) 1980-06-20 1981-06-17 Impedance controlling circuit

Country Status (6)

Country Link
US (1) US4359609A (ja)
JP (1) JPS5731220A (ja)
DE (1) DE3118841C2 (ja)
FR (1) FR2485295B1 (ja)
GB (2) GB2081042B (ja)
NL (1) NL8102962A (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2104330A (en) * 1981-08-19 1983-03-02 Texas Instruments Ltd Improvements in or relating to amplifiers
US4600811A (en) * 1982-12-28 1986-07-15 Nec Corporation Subscriber line interface circuit
JPS59125157A (ja) * 1982-12-30 1984-07-19 Fujitsu Ltd 給電回路
US4550226A (en) * 1983-05-02 1985-10-29 Gte Communication Systems Corporation Subscriber's telephone circuit arranged to present constant impedance to a telephone line
CA1200938A (en) * 1983-09-30 1986-02-18 Mitel Corporation Voice and data interface circuit
US4532381A (en) * 1984-02-13 1985-07-30 Northern Telecom Limited Active impedance line feed circuit
US4706281A (en) * 1984-04-30 1987-11-10 American Telephone And Telegraph Company Dynamic impedance element for a battery feed circuit
JPS6181062A (ja) * 1984-09-28 1986-04-24 Toshiba Corp 局線インタフエイス回路
JPS61212991A (ja) * 1985-03-18 1986-09-20 Nitsuko Ltd ボタン電話装置
DE3942757A1 (de) * 1989-12-23 1991-06-27 Standard Elektrik Lorenz Ag Summierverstaerker mit einem komplexen gewichtungsfaktor und schnittstelle mit einem solchen summierverstaerker
JP2999214B2 (ja) * 1990-03-02 2000-01-17 株式会社東芝 伝送入出力回路
US5266905A (en) * 1992-05-29 1993-11-30 Audio Research Corporation Audio amplifier with amplified feedback
GB2320380B (en) * 1996-12-11 2001-09-12 Nokia Mobile Phones Ltd A telephone line interface
US6198817B1 (en) 1998-01-23 2001-03-06 International Business Machines Corporation Communication interface having combined shaping of receive response and synthesized matching terminating impedances for different frequency bands and a design method therefor
US6181792B1 (en) 1998-01-23 2001-01-30 International Business Machines Corporation Communication interface having synthesized matching impedances for different frequency bands and a design method therefor
GB9910454D0 (en) * 1999-05-07 1999-07-07 Koninkl Philips Electronics Nv Circuit arrangement providing impedance translation filtering
US6731749B1 (en) * 1999-05-14 2004-05-04 Conexant Systems, Inc. Telephone line interface circuit with intelligent line current and voltage control
US6647114B1 (en) * 1999-05-14 2003-11-11 Conexant Systems, Inc. Telephone line interface circuit with virtual impedance
US6509755B2 (en) 2000-02-29 2003-01-21 Schlumberger Technology Corporation Method and device for active impedance matching
US6593726B1 (en) * 2002-02-15 2003-07-15 Micron Technology, Inc. Voltage converter system and method having a stable output voltage
CN115441850B (zh) * 2022-11-08 2023-01-17 深圳市恒运昌真空技术有限公司 一种射频电源系统的阻抗匹配方法、装置及电源系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE624790A (ja) * 1962-03-01
US3731012A (en) * 1971-09-30 1973-05-01 Stromberg Carlson Corp Current limiting and resistance monitoring circuit
US3870896A (en) * 1972-10-30 1975-03-11 Lorain Prod Corp Controllable current source
CH595724A5 (ja) * 1975-06-18 1978-02-28 Siemens Ag Albis
FR2437757A2 (fr) * 1978-06-26 1980-04-25 Trt Telecom Radio Electr Joncteur d'abonne destine a assurer un couplage en deux fils ou quatre fils avec un central telephonique

Also Published As

Publication number Publication date
GB2100949A (en) 1983-01-06
US4359609A (en) 1982-11-16
NL8102962A (nl) 1982-01-18
GB2081042B (en) 1984-06-27
GB2100949B (en) 1984-06-27
JPS5731220A (en) 1982-02-19
DE3118841A1 (de) 1982-01-28
GB2081042A (en) 1982-02-10
FR2485295A1 (fr) 1981-12-24
FR2485295B1 (fr) 1985-11-15
DE3118841C2 (de) 1994-12-08

Similar Documents

Publication Publication Date Title
JPH0147933B2 (ja)
US4387273A (en) Subscriber line interface circuit with impedance synthesizer
US5481225A (en) Variable gain differential amplifier circuit
JPS5840367B2 (ja) オ−ディオ制御回路
JPS5816365B2 (ja) 電気信号増幅装置
US2866859A (en) Audio amplifier bridge input circuits
JPS63169864A (ja) 電話インタフェース回路のための直流制御回路
US4514704A (en) Variable filter circuit
US5028893A (en) Switched capacitor filters with continuous time control
CA1124339A (en) Amplitude equalizer circuit
US5258713A (en) Impedance generator for a telephone line interface circuit
US4107620A (en) Regulated power supply with auto-transformer output and direct current feedback
US4872199A (en) Battery-feed circuit for exchange
JPS61214655A (ja) 定電流ライン回路
US5796305A (en) Amplifier arrangements with high damping factor
US4241320A (en) Circuit arrangement for establishing weighting coefficients in an analog-type adaptive equalizer
US2845497A (en) Transistorized amplifier circuits
EP0435337B1 (en) Acoustic apparatus
US3701955A (en) Delay equalizing amplifier having bridge circuit input
JPH01246909A (ja) ノッチフィルタによる減衰の補償回路
US4145665A (en) Regulating amplifier
KR830000245B1 (ko) 주파수 특성 조정장치
JP2750776B2 (ja) グラフィックイコライザ回路
JPS6336567B2 (ja)
SU1224977A1 (ru) Активный @ -фазовый контур