JPH0148515B2 - - Google Patents
Info
- Publication number
- JPH0148515B2 JPH0148515B2 JP57130399A JP13039982A JPH0148515B2 JP H0148515 B2 JPH0148515 B2 JP H0148515B2 JP 57130399 A JP57130399 A JP 57130399A JP 13039982 A JP13039982 A JP 13039982A JP H0148515 B2 JPH0148515 B2 JP H0148515B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- polarity
- flip
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R21/00—Arrangements for measuring electric power or power factor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
本発明は機械的回転部分を有しない電子式電力
量計の改良に関するものである。
量計の改良に関するものである。
第１図は従来の電子式電力量計の一例を示す。
電力供給線の負荷電圧は計器用変圧器PTにより
それに比例した電圧evに低減され、負荷電流は変
流器CTによりそれに比例し、絶対値が等しくて
極性が異なる電圧±eiに低減される。パルス幅変
調回路１は電圧evによつてパルス幅を変調し、そ
のパルス出力を排他的オアゲート２に対して出力
する。パルス出力のデユーテイ比D1は下式の通
りに定められる。
電力供給線の負荷電圧は計器用変圧器PTにより
それに比例した電圧evに低減され、負荷電流は変
流器CTによりそれに比例し、絶対値が等しくて
極性が異なる電圧±eiに低減される。パルス幅変
調回路１は電圧evによつてパルス幅を変調し、そ
のパルス出力を排他的オアゲート２に対して出力
する。パルス出力のデユーテイ比D1は下式の通
りに定められる。
D1＝Er−ev／2Er (1)
但しErは基準電圧である。
排他的オアゲート２の出力はスイツチドライバ
３に与えられて、切換スイツチ４のオンオフを制
御すると共に、インバータ５を経てスイツチドラ
イバ６に与えられて、切換スイツチ７のオンオフ
を制御する。排他的オアゲート２の一方の入力で
あるRSフリツプフロツプ８のセツト出力端子Ｑ
の出力がローレベルであれば、排他的オアゲート
２の出力のデユーテイ比D2は、D2＝D1、2＝１
−D1であるから、積分回路９の入力の平均値
はパルス幅変調回路１の出力の１周期の平均とし
て求まる。
３に与えられて、切換スイツチ４のオンオフを制
御すると共に、インバータ５を経てスイツチドラ
イバ６に与えられて、切換スイツチ７のオンオフ
を制御する。排他的オアゲート２の一方の入力で
あるRSフリツプフロツプ８のセツト出力端子Ｑ
の出力がローレベルであれば、排他的オアゲート
２の出力のデユーテイ比D2は、D2＝D1、2＝１
−D1であるから、積分回路９の入力の平均値
はパルス幅変調回路１の出力の１周期の平均とし
て求まる。
＝ei・D1−ei（１−D1）
＝ei（2D1−１）
上式に(1)式を代入すれば、(2)式となる。
＝−ev・ei／Er (2)
また、RSフリツプフロツプ８の出力がハイレ
ベルであれば、排他的オアゲート２の出力のデユ
ーテイ比D2は、D2＝１−D1、2＝D1であるの
で、積分回路９の入力平均値は(3)式となる。
ベルであれば、排他的オアゲート２の出力のデユ
ーテイ比D2は、D2＝１−D1、2＝D1であるの
で、積分回路９の入力平均値は(3)式となる。
＝ei（１−D1）−ei・D1
＝ei（１−2D1）
＝ev・ei／Er (3)
このように、パルス幅変調回路１及び切換スイ
ツチ４，７は電圧evと電圧eiの積ev・eiに比例し
た信号を出力する乗算回路１０を形成し、その出
力、即ち積分回路９の入力は第２図に示されるよ
うにRSフリツプフロツプ８の出力のロジツクレ
ベルに応じて極性が反転する。
ツチ４，７は電圧evと電圧eiの積ev・eiに比例し
た信号を出力する乗算回路１０を形成し、その出
力、即ち積分回路９の入力は第２図に示されるよ
うにRSフリツプフロツプ８の出力のロジツクレ
ベルに応じて極性が反転する。
積分回路９は抵抗ＲとコンデンサＣと演算増幅
器１１とから成り、乗算回路１０の出力又は反転
出力が負であれば、正の方向に積分し、乗算回路
１０の出力又は反転出力が正であれば、負の方向
に積分する。コンパレータ１２，１３は積分回路
９の出力電圧が基準電圧＋ESより大きい時又は基
準電圧―ESより小さい時にハイレベルの信号を出
力し、バツフア１４，１５を経てRSフリツプフ
ロツプ８のセツト入力端子Ｓ又はリセツト入力端
子Ｒに与える。
器１１とから成り、乗算回路１０の出力又は反転
出力が負であれば、正の方向に積分し、乗算回路
１０の出力又は反転出力が正であれば、負の方向
に積分する。コンパレータ１２，１３は積分回路
９の出力電圧が基準電圧＋ESより大きい時又は基
準電圧―ESより小さい時にハイレベルの信号を出
力し、バツフア１４，１５を経てRSフリツプフ
ロツプ８のセツト入力端子Ｓ又はリセツト入力端
子Ｒに与える。
積分回路９の出力電圧は第２図に示されるよう
に正負の基準電圧＋ES，−ES間を上下するものと
なり、その周期Ｔは(4)式となり、RSフリツプフ
ロツプ８の出力周波数Faは(5)式となる。
に正負の基準電圧＋ES，−ES間を上下するものと
なり、その周期Ｔは(4)式となり、RSフリツプフ
ロツプ８の出力周波数Faは(5)式となる。
Ｔ＝2CREs・Er／ev・ei (4)
Fa＝１／Ｔ＝ev・ei／2CREs・Er (5)
(5)式からRSフリツプフロツプ８の出力周波数
Faは電圧evと電圧eiの積に比例することが分か
る。この出力周波数Faを分周し、カウンタによ
り積算することによつて電力量が計測される。第
１図において、積分回路９からRSフリツプフロ
ツプ８までが周波数変換回路１６を形成する。
RLは変流器CTの２次負担抵抗である。切換スイ
ツチ４，７としては電界効果トランジスタなどが
用いられる。
Faは電圧evと電圧eiの積に比例することが分か
る。この出力周波数Faを分周し、カウンタによ
り積算することによつて電力量が計測される。第
１図において、積分回路９からRSフリツプフロ
ツプ８までが周波数変換回路１６を形成する。
RLは変流器CTの２次負担抵抗である。切換スイ
ツチ４，７としては電界効果トランジスタなどが
用いられる。
次に、電圧evと電圧eiの位相差を考慮してみ
る。
る。
ev＝EV sin ωt
ei＝EI sin（ωt＋）
但しEVは電圧evの最大値、EIは電圧eiの最大
値、は電圧evと電圧eiの位相差。
値、は電圧evと電圧eiの位相差。
Ｐ＝ev・ei
＝EV・EI／２〔cos−cos（2ωt＋）〕
(6)式で時間ｔとともに変化するのは第２項であ
る。(6)式を積分すると、 ∫Pdt＝∫EV・EI／２cosdt −∫EV・EI／２cos（2ωt＋）dt ＝EV・EI／２cos・ｔ−EV・EI／4ω（cossin2ωt ＋sincos2ωt） (7) となり、(7)式から積分回路９の出力の振幅は
EV・EI／4ωであるから、この振幅が基準電圧ESに比 べ小であれば、積分回路９の出力は第２図に示さ
れるように積分回路９の入力の周期よりはるかに
大きい周期で反転し、電圧evと電圧eiの位相差が
あつても高精度の測定を行うことができる。
る。(6)式を積分すると、 ∫Pdt＝∫EV・EI／２cosdt −∫EV・EI／２cos（2ωt＋）dt ＝EV・EI／２cos・ｔ−EV・EI／4ω（cossin2ωt ＋sincos2ωt） (7) となり、(7)式から積分回路９の出力の振幅は
EV・EI／4ωであるから、この振幅が基準電圧ESに比 べ小であれば、積分回路９の出力は第２図に示さ
れるように積分回路９の入力の周期よりはるかに
大きい周期で反転し、電圧evと電圧eiの位相差が
あつても高精度の測定を行うことができる。
しかし、第１図に示されるものは、当然の結果
として出力周波数Faが低くなる。したがつて、
高い分解能を必要とする用途には不向きである。
同時に、積分回路９のCR時定数を大きくしなく
てはならないため、LSI化には不向きである。こ
れらの問題を解決するための一番簡単な方法は、
CR時定数を小さくすることである。ところが、
CR時定数を小さくすると、電圧evと電圧eiの位相
差があることによつて、第３図に示されるように
積ev・eiに負電力成分１７がある場合には、積分
回路９の出力電圧が基準電圧±ESの範囲を越えて
上下し、積分回路９の出力が飽和して、誤差が生
じる。更に詳細に説明すれば、CR時定数を小さ
くすると、積ev・eiの周期に比べて積分回路９の
出力の反転周期が小さくなる結果、積ev・eiの負
電力成分１７によつて積分回路９の出力電圧が、
基準電圧＋ES又は−ESで反転した後、再び同じ基
準電圧に達しても、RSフリツプフロツプ８の出
力が反転しないために、切換スイツチ４，７は切
り換わらず、積分回路９の出力電圧は基準電圧を
越えて上昇又は下降し、積分回路９が飽和する。
そのため、積分回路９の出力電圧は第４図に点線
で示されるようになるべきところ、実線で示され
るようになり、誤差が生じる。
として出力周波数Faが低くなる。したがつて、
高い分解能を必要とする用途には不向きである。
同時に、積分回路９のCR時定数を大きくしなく
てはならないため、LSI化には不向きである。こ
れらの問題を解決するための一番簡単な方法は、
CR時定数を小さくすることである。ところが、
CR時定数を小さくすると、電圧evと電圧eiの位相
差があることによつて、第３図に示されるように
積ev・eiに負電力成分１７がある場合には、積分
回路９の出力電圧が基準電圧±ESの範囲を越えて
上下し、積分回路９の出力が飽和して、誤差が生
じる。更に詳細に説明すれば、CR時定数を小さ
くすると、積ev・eiの周期に比べて積分回路９の
出力の反転周期が小さくなる結果、積ev・eiの負
電力成分１７によつて積分回路９の出力電圧が、
基準電圧＋ES又は−ESで反転した後、再び同じ基
準電圧に達しても、RSフリツプフロツプ８の出
力が反転しないために、切換スイツチ４，７は切
り換わらず、積分回路９の出力電圧は基準電圧を
越えて上昇又は下降し、積分回路９が飽和する。
そのため、積分回路９の出力電圧は第４図に点線
で示されるようになるべきところ、実線で示され
るようになり、誤差が生じる。
上記のように積分回路の出力電圧が基準電圧を
越えて更に上昇又は下降し、飽和するのを防ぐた
めに、特開昭48−15576号公報には、前記基準電
圧より絶対値の大きい別の基準電圧を設定し、積
分回路の出力電圧が別の基準電圧を越える時に積
分回路への入力の極性を反転させるようにした電
力潮流測定装置が開示されているが、これも、最
初の基準電圧と別の基準電圧との差が誤差を生じ
させる欠点を有する。前記公開特許公報記載の電
力潮流測定装置では、積分回路への入力が直流化
された平均電力であり、瞬時性の負電力成分を含
まないので、積分回路の出力電圧が別の基準電圧
を越える時は売電と買電との間の切換時だけで、
回数が少なく、そのため、前記誤差は許容し得る
ものとなる。しかし、積分回路への入力が瞬時性
の負電力成分を含むような電子式電力量計に、上
記公開特許公報記載の技術を適用しようとする
と、負電力成分が生じる毎に前記誤差が発生し、
累積されるので、前記誤差は許容し得ないものと
なる。
越えて更に上昇又は下降し、飽和するのを防ぐた
めに、特開昭48−15576号公報には、前記基準電
圧より絶対値の大きい別の基準電圧を設定し、積
分回路の出力電圧が別の基準電圧を越える時に積
分回路への入力の極性を反転させるようにした電
力潮流測定装置が開示されているが、これも、最
初の基準電圧と別の基準電圧との差が誤差を生じ
させる欠点を有する。前記公開特許公報記載の電
力潮流測定装置では、積分回路への入力が直流化
された平均電力であり、瞬時性の負電力成分を含
まないので、積分回路の出力電圧が別の基準電圧
を越える時は売電と買電との間の切換時だけで、
回数が少なく、そのため、前記誤差は許容し得る
ものとなる。しかし、積分回路への入力が瞬時性
の負電力成分を含むような電子式電力量計に、上
記公開特許公報記載の技術を適用しようとする
と、負電力成分が生じる毎に前記誤差が発生し、
累積されるので、前記誤差は許容し得ないものと
なる。
本発明の目的は、上述した問題点を解決し、誤
差を生じることなしに、積分回路のCR時定数を
少さくすることができ、LSI化に適したものにす
ることができると共に、誤差を生じることなし
に、負荷電圧と負荷電流の積の瞬時値の極性を判
別することができる電子式電力量計を提供するこ
とである。
差を生じることなしに、積分回路のCR時定数を
少さくすることができ、LSI化に適したものにす
ることができると共に、誤差を生じることなし
に、負荷電圧と負荷電流の積の瞬時値の極性を判
別することができる電子式電力量計を提供するこ
とである。
本発明の他の目的は、平均電力に比例したシリ
アルなパルス信号、即ち極性表示の付かないシリ
アルなパルス信号を得ることができる電子式電力
量計を提供することである。
アルなパルス信号、即ち極性表示の付かないシリ
アルなパルス信号を得ることができる電子式電力
量計を提供することである。
上記目的を達成するために、本発明は、周波数
変換回路を、CR回路から成り、乗算回路の出力
をその極性に応じた方向に積分する積分回路と、
積分回路の正方向の積分値が正の基準値を越える
毎にパルス信号を出力する第１のコンパレータ
と、積分回路の負方向の積分値が負の基準値を越
える毎にパルス信号を出力する第２のコンパレー
タと、第１及び第２のコンパレータのパルス信号
によつて積分回路をリセツトするリセツト回路と
第１及び第２のコンパレータのパルス信号の入力
によつて出力レベルが反転され、該出力レベルの
反転に応じて乗算回路の出力の極性を反転させる
Ｔフリツプフロツプと、第１及び第２のコンパレ
ータの出力側及びＴフリツプフロツプの出力側に
入力側が接続され、第１或いは第２のコンパレー
タからパルス信号が出力された時のＴフリツプフ
ロツプの出力レベル状態により、負荷電圧と負荷
電流の積の瞬時値の極性を判別し、該判別結果を
極性判別信号として積算回路に出力して、負の電
力量を正の電力量から減算させる極性判別回路と
から形成し、以て、負電力成分により積分回路が
前回と同じ方向に積分する場合に、積分値が前回
と同じ基準値を越える時に第１或いは第２のコン
パレータにより積分回路をリセツトすると同時
に、Ｔフリツプフロツプにより乗算回路の出力の
極性を反転させると共に、負極性と判別するよう
にしたことを特徴とする。
変換回路を、CR回路から成り、乗算回路の出力
をその極性に応じた方向に積分する積分回路と、
積分回路の正方向の積分値が正の基準値を越える
毎にパルス信号を出力する第１のコンパレータ
と、積分回路の負方向の積分値が負の基準値を越
える毎にパルス信号を出力する第２のコンパレー
タと、第１及び第２のコンパレータのパルス信号
によつて積分回路をリセツトするリセツト回路と
第１及び第２のコンパレータのパルス信号の入力
によつて出力レベルが反転され、該出力レベルの
反転に応じて乗算回路の出力の極性を反転させる
Ｔフリツプフロツプと、第１及び第２のコンパレ
ータの出力側及びＴフリツプフロツプの出力側に
入力側が接続され、第１或いは第２のコンパレー
タからパルス信号が出力された時のＴフリツプフ
ロツプの出力レベル状態により、負荷電圧と負荷
電流の積の瞬時値の極性を判別し、該判別結果を
極性判別信号として積算回路に出力して、負の電
力量を正の電力量から減算させる極性判別回路と
から形成し、以て、負電力成分により積分回路が
前回と同じ方向に積分する場合に、積分値が前回
と同じ基準値を越える時に第１或いは第２のコン
パレータにより積分回路をリセツトすると同時
に、Ｔフリツプフロツプにより乗算回路の出力の
極性を反転させると共に、負極性と判別するよう
にしたことを特徴とする。
また、周波数変換回路と、積算回路との間に平
均化回路を設け、該平均化回路を、周波数変換回
路の極性判別回路が負極性を判別した時に第１、
第２のコンパレータが出力するパルス信号を計数
し、その後に極性判別回路が正極性を判別した時
の第１、第２のコンパレータのパルス信号を負極
性判別時の計数値だけ減算する減算回路と、減算
回路が負極性判別時のパルス信号を計数しはじめ
てから計数値の減算が完了するまでの間、第１及
び第２のコンパレータのパルス信号をしや断する
出力制御回路とから形成し、以て、平均化回路に
より、負極性判別時のパルス信号を正極性判別時
のパルス信号と相殺するようにしたことを特徴と
する。
均化回路を設け、該平均化回路を、周波数変換回
路の極性判別回路が負極性を判別した時に第１、
第２のコンパレータが出力するパルス信号を計数
し、その後に極性判別回路が正極性を判別した時
の第１、第２のコンパレータのパルス信号を負極
性判別時の計数値だけ減算する減算回路と、減算
回路が負極性判別時のパルス信号を計数しはじめ
てから計数値の減算が完了するまでの間、第１及
び第２のコンパレータのパルス信号をしや断する
出力制御回路とから形成し、以て、平均化回路に
より、負極性判別時のパルス信号を正極性判別時
のパルス信号と相殺するようにしたことを特徴と
する。
以下、本発明を図示の実施例に基づいて詳細に
説明する。
説明する。
第５図は本発明の一実施例の回路図を示す。第
１図と同様の部分は同一符号にて示す。積分回路
９に対して、リセツトスイツチ１８及びリセツト
スイツチドライバ１９から成るリセツト回路が設
けられる。バツフア１４，１５はオアゲート２０
と極性判別回路２１とに接続される。オアゲート
２０の出力側にはリセツトスイツチドライバ１９
と単一パルス発生回路２２とが接続され、単一パ
ルス発生回路２２の出力側にはＴフリツプフロツ
プ２３が接続される。Ｔフリツプフロツプ２３の
出力端子Ｑは排他的オアゲート２の一方の入力端
子と極性判別回路２１とに接続される。アツプダ
ウンカウンタ２４のクロツク入力端子Ｃは単一パ
ルス発生回路２２に接続され、アツプダウン入力
端子Ｕ／Ｄは極性判別回路２１に接続される。ア
ツプダウンカウンタ２４の出力側には定数乗算回
路２５が接続される。
１図と同様の部分は同一符号にて示す。積分回路
９に対して、リセツトスイツチ１８及びリセツト
スイツチドライバ１９から成るリセツト回路が設
けられる。バツフア１４，１５はオアゲート２０
と極性判別回路２１とに接続される。オアゲート
２０の出力側にはリセツトスイツチドライバ１９
と単一パルス発生回路２２とが接続され、単一パ
ルス発生回路２２の出力側にはＴフリツプフロツ
プ２３が接続される。Ｔフリツプフロツプ２３の
出力端子Ｑは排他的オアゲート２の一方の入力端
子と極性判別回路２１とに接続される。アツプダ
ウンカウンタ２４のクロツク入力端子Ｃは単一パ
ルス発生回路２２に接続され、アツプダウン入力
端子Ｕ／Ｄは極性判別回路２１に接続される。ア
ツプダウンカウンタ２４の出力側には定数乗算回
路２５が接続される。
次に、動作を第６図のタイムチヤートを参照し
つつ説明する。Ｔフリツプフロツプ２３の出力が
ローレベルであれば、積分回路９には平均値で−
ev・ei／Erの入力電圧が与えられ、ハイレベルであ れば、ev・ei／Erの入力端子が与えられることは、 第１図の回路と同様である。積ev・eiが正である
限り、まずＴフリツプフロツプ２３の出力がロー
レベルであるとすれば、積分回路９は入力電圧を
正の方向に積分し、積分値が正の基準電圧＋ESを
越えた時にコンパレータ１２はハイレベルの信号
を出力する。この信号はバツフア１４及びオアゲ
ート２０を経てリセツトスイツチドライバ１９を
動作させ、リセツトスイツチ１８をオンにする。
これによつて、コンデンサＣの充電電荷は放電
し、積分回路９はリセツトされて、その出力電圧
は零電位に戻る。同時に、コンパレータ１２の信
号は単一パルス発生回路２２によつて所定パルス
幅のパルス信号に整形され、Ｔフリツプフロツプ
２３の入力端子Ｔに入力しその出力端子Ｑの出力
レベルをハイレベルにする。そのため切換スイツ
チ４，７が切り換わり、積分回路９の平均入力電
圧はev・ei／Erとなる。積分回路９のリセツトによ つてコンパレータ１２の出力はローレベルとなる
ので、リセツトスイツチ１８はオフに戻り、今度
は積分回路９は負の方向に入力電圧を積分する。
積分値が負の基準電圧−ESを下まわつた時にコン
パレータ１３はハイレベルの信号を出力し、バツ
フア１５及びオアゲート２０を経てリセツトスイ
ツチドライバ１９を動作させ、リセツトスイツチ
１８をオンにして、積分回路９をリセツトする。
同時に、単一パルス発生回路２２を動作させて、
Ｔフリツプフロツプ２３をリセツトし、切換スイ
ツチ４，７を切り換える。このような動作が繰り
返されて、積ev・eiが正である限り、積分回路９
の出力電圧は鋸歯状波を交互に折り返した波形と
なる。極性判別回路２１はバツフア１４，１５及
びＴフリツプフロツプ２３によつて積ev・eiの極
性を判別するので、積ev・eiの極性を正であると
判別した時は、ローレベルの信号をアツプダウン
カウンタ２４のアツプダウン入力端子Ｕ／Ｄに与
え、加算モードに切り換える。これによつて、ア
ツプダウンカウンタ２４は単一パルス発生回路２
２のパルス信号を計数する。単一パルス発生回路
２２のパルス信号の周波数は積ev・eiに比例した
ものであるから、アツプダウンカウンタ２４の計
数値は電力量に比例したものとなり、この計数値
は定数乗算回路２５によつて電力量を示す数値に
変換され、表示され、或いは遠方へ伝送される。
つつ説明する。Ｔフリツプフロツプ２３の出力が
ローレベルであれば、積分回路９には平均値で−
ev・ei／Erの入力電圧が与えられ、ハイレベルであ れば、ev・ei／Erの入力端子が与えられることは、 第１図の回路と同様である。積ev・eiが正である
限り、まずＴフリツプフロツプ２３の出力がロー
レベルであるとすれば、積分回路９は入力電圧を
正の方向に積分し、積分値が正の基準電圧＋ESを
越えた時にコンパレータ１２はハイレベルの信号
を出力する。この信号はバツフア１４及びオアゲ
ート２０を経てリセツトスイツチドライバ１９を
動作させ、リセツトスイツチ１８をオンにする。
これによつて、コンデンサＣの充電電荷は放電
し、積分回路９はリセツトされて、その出力電圧
は零電位に戻る。同時に、コンパレータ１２の信
号は単一パルス発生回路２２によつて所定パルス
幅のパルス信号に整形され、Ｔフリツプフロツプ
２３の入力端子Ｔに入力しその出力端子Ｑの出力
レベルをハイレベルにする。そのため切換スイツ
チ４，７が切り換わり、積分回路９の平均入力電
圧はev・ei／Erとなる。積分回路９のリセツトによ つてコンパレータ１２の出力はローレベルとなる
ので、リセツトスイツチ１８はオフに戻り、今度
は積分回路９は負の方向に入力電圧を積分する。
積分値が負の基準電圧−ESを下まわつた時にコン
パレータ１３はハイレベルの信号を出力し、バツ
フア１５及びオアゲート２０を経てリセツトスイ
ツチドライバ１９を動作させ、リセツトスイツチ
１８をオンにして、積分回路９をリセツトする。
同時に、単一パルス発生回路２２を動作させて、
Ｔフリツプフロツプ２３をリセツトし、切換スイ
ツチ４，７を切り換える。このような動作が繰り
返されて、積ev・eiが正である限り、積分回路９
の出力電圧は鋸歯状波を交互に折り返した波形と
なる。極性判別回路２１はバツフア１４，１５及
びＴフリツプフロツプ２３によつて積ev・eiの極
性を判別するので、積ev・eiの極性を正であると
判別した時は、ローレベルの信号をアツプダウン
カウンタ２４のアツプダウン入力端子Ｕ／Ｄに与
え、加算モードに切り換える。これによつて、ア
ツプダウンカウンタ２４は単一パルス発生回路２
２のパルス信号を計数する。単一パルス発生回路
２２のパルス信号の周波数は積ev・eiに比例した
ものであるから、アツプダウンカウンタ２４の計
数値は電力量に比例したものとなり、この計数値
は定数乗算回路２５によつて電力量を示す数値に
変換され、表示され、或いは遠方へ伝送される。
積ev・eiに負電力成分１７が生じる場合には、
負電力成分１７が積分回路９に入力すると、積分
回路９の積分方向が正から負、又は負から正へ反
転する。しかし、積分値が基準電圧±ESを越えた
時に積分回路９は必ずリセツトされるので、積分
回路９は飽和することなく、誤差は生じない。極
性判別回路２１は積ev・eiの極性を負であると判
別して、アツプダウンカウンタ２４のアツプダウ
ン入力端子Ｕ／Ｄにハイレベルの信号を与え、減
算モードに切り換えるので、アツプダウンカウン
タ２４は計数値から単一パルス発生回路２２から
のパルス信号の入力毎に１カウント減算する。し
たがつて、負電力成分１７に比例するパルス数が
アツプダウンカウンタ２４の計数値から減算さ
れ、正確な電力量が計測される。
負電力成分１７が積分回路９に入力すると、積分
回路９の積分方向が正から負、又は負から正へ反
転する。しかし、積分値が基準電圧±ESを越えた
時に積分回路９は必ずリセツトされるので、積分
回路９は飽和することなく、誤差は生じない。極
性判別回路２１は積ev・eiの極性を負であると判
別して、アツプダウンカウンタ２４のアツプダウ
ン入力端子Ｕ／Ｄにハイレベルの信号を与え、減
算モードに切り換えるので、アツプダウンカウン
タ２４は計数値から単一パルス発生回路２２から
のパルス信号の入力毎に１カウント減算する。し
たがつて、負電力成分１７に比例するパルス数が
アツプダウンカウンタ２４の計数値から減算さ
れ、正確な電力量が計測される。
極性判別回路２１はバツフア１４，１５の出力
及びＴフリツプフロツプ２３の出力に応じて積
ev・eiの極性を判別するもので、その一例を第７
図に示す。２６は遅延回路、２７，２８はインバ
ータ、２９〜３２はアンドゲート、３３，３４は
オアゲート、３５はRSフリツプフロツプである。
この極性判別回路２１は、バツフア１４がハイレ
ベルの出力を出す直前のＴフリツプフロツプ２３
の出力がローレベルであれば、極性を正と判別
し、ハイレベルであれば、極性を負と判別し、バ
ツフア１５がハイレベルの出力を出す直前のＴフ
リツプフロツプ２３の出力がローレベルであれ
ば、極性を負と判別し、ハイレベルであれば、極
性を正と判別する。即ち、バツフア１４がハイレ
ベルの出力を出す直前は積分回路９は正の方向に
積分しているから、積分回路９に入力している平
均入力電圧の極性は負であり、その時Ｔフリツプ
フロツプ２３の出力がローレベルということは、
平均入力電圧が−ev・ei／Erであるから、積ev・eiの 極性は正ということになるのである。
及びＴフリツプフロツプ２３の出力に応じて積
ev・eiの極性を判別するもので、その一例を第７
図に示す。２６は遅延回路、２７，２８はインバ
ータ、２９〜３２はアンドゲート、３３，３４は
オアゲート、３５はRSフリツプフロツプである。
この極性判別回路２１は、バツフア１４がハイレ
ベルの出力を出す直前のＴフリツプフロツプ２３
の出力がローレベルであれば、極性を正と判別
し、ハイレベルであれば、極性を負と判別し、バ
ツフア１５がハイレベルの出力を出す直前のＴフ
リツプフロツプ２３の出力がローレベルであれ
ば、極性を負と判別し、ハイレベルであれば、極
性を正と判別する。即ち、バツフア１４がハイレ
ベルの出力を出す直前は積分回路９は正の方向に
積分しているから、積分回路９に入力している平
均入力電圧の極性は負であり、その時Ｔフリツプ
フロツプ２３の出力がローレベルということは、
平均入力電圧が−ev・ei／Erであるから、積ev・eiの 極性は正ということになるのである。
第７図において、バツフア１４のハイレベルの
出力がアンドゲート２９，３２に入力した時、そ
の直前のＴフリツプフロツプ２３の出力は遅延回
路２６によつて第８図に示されるように遅延され
て、アンドゲート２９に直接、そしてアンドゲー
ト３２にインバータ２８を経て、それぞれ入力さ
れているので、遅延回路２６の出力がローレベル
であれば、アンドゲート３２がハイレベルの出力
をオアゲート３２を経てRSフリツプフロツプ３
５のリセツト入力端子Ｒに送り、これをリセツト
して、極性判別信号UDをローレベルとし、極性
を正であると判別する。遅延回路２６の出力がハ
イレベルであれば、アンドゲート２９がハイレベ
ルの出力をオアゲート３３を経てRSフリツプフ
ロツプ３５のセツト入力端子Ｓに送り、これをセ
ツトして、極性判別信号UDをハイレベルとし、
極性を負であると判別する。
出力がアンドゲート２９，３２に入力した時、そ
の直前のＴフリツプフロツプ２３の出力は遅延回
路２６によつて第８図に示されるように遅延され
て、アンドゲート２９に直接、そしてアンドゲー
ト３２にインバータ２８を経て、それぞれ入力さ
れているので、遅延回路２６の出力がローレベル
であれば、アンドゲート３２がハイレベルの出力
をオアゲート３２を経てRSフリツプフロツプ３
５のリセツト入力端子Ｒに送り、これをリセツト
して、極性判別信号UDをローレベルとし、極性
を正であると判別する。遅延回路２６の出力がハ
イレベルであれば、アンドゲート２９がハイレベ
ルの出力をオアゲート３３を経てRSフリツプフ
ロツプ３５のセツト入力端子Ｓに送り、これをセ
ツトして、極性判別信号UDをハイレベルとし、
極性を負であると判別する。
バツフア１５のハイレベルの出力がアンドゲー
ト３０，３１に入力した時に、その直前のＴフリ
ツプフロツプ２３の出力は遅延回路２６によつて
遅延され、アンドゲート３０にインバータ２７を
経て、そしてアンドゲート３１に直接それぞれ入
力されているので、遅延回路２６の出力がローレ
ベルであれば、アンドゲート３０がハイレベルの
出力を出して、RSフリツプフロツプ３５をセツ
トし、極性判別信号UDをハイレベルとし、遅延
回路２６の出力がハイレベルであれば、アンドゲ
ート３１がハイレベルの信号を出力して、RSフ
リツプフロツプ３５をリセツトし、極性判別信号
UDをローレベルとする。
ト３０，３１に入力した時に、その直前のＴフリ
ツプフロツプ２３の出力は遅延回路２６によつて
遅延され、アンドゲート３０にインバータ２７を
経て、そしてアンドゲート３１に直接それぞれ入
力されているので、遅延回路２６の出力がローレ
ベルであれば、アンドゲート３０がハイレベルの
出力を出して、RSフリツプフロツプ３５をセツ
トし、極性判別信号UDをハイレベルとし、遅延
回路２６の出力がハイレベルであれば、アンドゲ
ート３１がハイレベルの信号を出力して、RSフ
リツプフロツプ３５をリセツトし、極性判別信号
UDをローレベルとする。
第５図に示される回路は電力量計としての機能
を満たしているが、電力量計の校正を行つたり、
計器用変圧器PTや変流器CTの変成比に応じて周
波数変換回路１６の出力パルス信号を分周するた
めには、平均電力に比例したシリアルパルス、言
い換えれば、極性表示の付かないシリアルパルス
を得ることが望ましい。そのために、第９図に示
されるように平均化回路３６が、周波数変換回路
１６と単にパルスを加算するカウンタから成る積
算回路３７との間に設けられる。平均化回路３６
は、周波数変換回路１６の出力パルス信号PG、
即ち単一パルス発生回路２２の出力パルス信号を
極性判別回路２１の出力反転の時期からずらすタ
イミング制御回路３８と、負電力成分１７に相当
する負極性判別時の出力パルス信号PGを計数し、
この計数値だけ正極性判別時の出力パルス信号
PGを減算する減算回路３９と、負極性判別時の
出力パルス信号PGを計数しはじめてからこの計
数値の減算が完了するまでの間、出力パルス信号
PGをしや断する出力制御回路４０とから形成さ
れる。
を満たしているが、電力量計の校正を行つたり、
計器用変圧器PTや変流器CTの変成比に応じて周
波数変換回路１６の出力パルス信号を分周するた
めには、平均電力に比例したシリアルパルス、言
い換えれば、極性表示の付かないシリアルパルス
を得ることが望ましい。そのために、第９図に示
されるように平均化回路３６が、周波数変換回路
１６と単にパルスを加算するカウンタから成る積
算回路３７との間に設けられる。平均化回路３６
は、周波数変換回路１６の出力パルス信号PG、
即ち単一パルス発生回路２２の出力パルス信号を
極性判別回路２１の出力反転の時期からずらすタ
イミング制御回路３８と、負電力成分１７に相当
する負極性判別時の出力パルス信号PGを計数し、
この計数値だけ正極性判別時の出力パルス信号
PGを減算する減算回路３９と、負極性判別時の
出力パルス信号PGを計数しはじめてからこの計
数値の減算が完了するまでの間、出力パルス信号
PGをしや断する出力制御回路４０とから形成さ
れる。
平均化回路３６の一例を第１０図に示す。４
１，４９，５３，５６はクロツクパルスCLKで
同期するワンシヨツトタイマー、４２，５１は２
ビツトのシフトレジスタ、４３，４５，４８，５
２はアンドゲート、４４，４６はＤフリツプフロ
ツプ、４７，５０はRSフリツプフロツプ、５４
はｎビツトのアツプダウンカウンタ、５５はノア
ゲートである。クロツクパルスCLKは単一パル
ス発生回路２２の出力パルス信号PGよりパルス
幅が相当小さく、且つ周波数の高いものである。
１，４９，５３，５６はクロツクパルスCLKで
同期するワンシヨツトタイマー、４２，５１は２
ビツトのシフトレジスタ、４３，４５，４８，５
２はアンドゲート、４４，４６はＤフリツプフロ
ツプ、４７，５０はRSフリツプフロツプ、５４
はｎビツトのアツプダウンカウンタ、５５はノア
ゲートである。クロツクパルスCLKは単一パル
ス発生回路２２の出力パルス信号PGよりパルス
幅が相当小さく、且つ周波数の高いものである。
第１０図の回路の動作を第１１図及び１２図の
タイムチヤートを参照して説明する。第１２図は
第１１図の一点鎖線の間の部分を詳細に示したも
のである。出力パルス信号PGはワンシヨツトタ
イマー４１により３クロツクパルス分のパルス幅
に整形され、シフトレジスタ４２によつて２クロ
ツクパルス分遅延され、アンドゲート４３によつ
て立上りが２クロツクパルス分遅れたパルスに変
換される。そしてＤフリツプフロツプ４４により
更に１クロツクパルス分遅延される。一方、極性
判別信号UDはＤフリツプフロツプ４６のデータ
入力端子Ｄに入力する。極性判別回路UDがロー
レベルであるとすれば、シフトレジスタ４２の出
力の立上りに同期して、Ｄフリツプフロツプ４６
の出力端子Ｑの出力はローレベルに保持される。
RSフリツプフロツプ４７は予めリセツトされて
いるとすれば、アンドゲート４８は開通している
ので、Ｄフリツプフロツプ４４の出力パルス信号
はそのままパルス信号PAとして出力される。
タイムチヤートを参照して説明する。第１２図は
第１１図の一点鎖線の間の部分を詳細に示したも
のである。出力パルス信号PGはワンシヨツトタ
イマー４１により３クロツクパルス分のパルス幅
に整形され、シフトレジスタ４２によつて２クロ
ツクパルス分遅延され、アンドゲート４３によつ
て立上りが２クロツクパルス分遅れたパルスに変
換される。そしてＤフリツプフロツプ４４により
更に１クロツクパルス分遅延される。一方、極性
判別信号UDはＤフリツプフロツプ４６のデータ
入力端子Ｄに入力する。極性判別回路UDがロー
レベルであるとすれば、シフトレジスタ４２の出
力の立上りに同期して、Ｄフリツプフロツプ４６
の出力端子Ｑの出力はローレベルに保持される。
RSフリツプフロツプ４７は予めリセツトされて
いるとすれば、アンドゲート４８は開通している
ので、Ｄフリツプフロツプ４４の出力パルス信号
はそのままパルス信号PAとして出力される。
次に極性判別信号UDがハイレベルになると、
Ｄフリツプフロツプ４６の出力端子Ｑの出力はハ
イレベルとなり、RSフリツプフロツプ４７はセ
ツトされるので、アンドゲート４８は閉止し、Ｄ
フリツプフロツプ４４の出力パルス信号はしや断
される。同時にアンドゲート４５は開通するの
で、Ｄフリツプフロツプ４４の出力パルス信号は
アンドゲート４５を通り、シフトレジスタ５１に
よつて２クロツクパルス分遅延され、アンドゲー
ト５２を通つて、アツプダウンカウンタ５４のク
ロツク入力端子Ｃに入力する。この時、アツプダ
ウンカウンタ５４のアツプダウン入力端子Ｕ／Ｄ
にはＤフリツプフロツプ４６のハイレベルの出力
が入力し、加算モードに切り換えられているの
で、負極性判別時のＤフリツプフロツプ４４の出
力パルス信号がアツプダウンカウンタ５４によつ
て計数される。第１１図及び第１２図では、負極
性判別時の出力パルス信号PGは１個であるので、
計数値は１である。極性判別信号UDがローレベ
ルに戻ると、Ｄフリツプフロツプ４６の出力端子
Ｑの出力はローレベルとなり、アツプダウンカウ
ンタ５４は減算モードに切り換えられる。一方、
RSフリツプフロツプ４７はリセツトされないの
で、アンドゲート４８は閉止をつづけ、アンドゲ
ート４５は開通をつづける。これによつて正極性
判別時のＤフリツプフロツプ４４の出力パルス信
号はアンドゲート４５、シフトレジスタ５１及び
アンドゲート５２を経てアツプダウンカウンタ５
４に入力し、計数値から減算する。計数値が零に
なつた時点で、ノアゲート５５はハイレベルの信
号を出力し、その立上りによつてワンシヨツトタ
イマー５６はリセツトパルスを出力し、RSフリ
ツプフロツプ４７をリセツトする。そのため、ア
ンドゲート４８は開通し、アンドゲート４５は閉
止する。
Ｄフリツプフロツプ４６の出力端子Ｑの出力はハ
イレベルとなり、RSフリツプフロツプ４７はセ
ツトされるので、アンドゲート４８は閉止し、Ｄ
フリツプフロツプ４４の出力パルス信号はしや断
される。同時にアンドゲート４５は開通するの
で、Ｄフリツプフロツプ４４の出力パルス信号は
アンドゲート４５を通り、シフトレジスタ５１に
よつて２クロツクパルス分遅延され、アンドゲー
ト５２を通つて、アツプダウンカウンタ５４のク
ロツク入力端子Ｃに入力する。この時、アツプダ
ウンカウンタ５４のアツプダウン入力端子Ｕ／Ｄ
にはＤフリツプフロツプ４６のハイレベルの出力
が入力し、加算モードに切り換えられているの
で、負極性判別時のＤフリツプフロツプ４４の出
力パルス信号がアツプダウンカウンタ５４によつ
て計数される。第１１図及び第１２図では、負極
性判別時の出力パルス信号PGは１個であるので、
計数値は１である。極性判別信号UDがローレベ
ルに戻ると、Ｄフリツプフロツプ４６の出力端子
Ｑの出力はローレベルとなり、アツプダウンカウ
ンタ５４は減算モードに切り換えられる。一方、
RSフリツプフロツプ４７はリセツトされないの
で、アンドゲート４８は閉止をつづけ、アンドゲ
ート４５は開通をつづける。これによつて正極性
判別時のＤフリツプフロツプ４４の出力パルス信
号はアンドゲート４５、シフトレジスタ５１及び
アンドゲート５２を経てアツプダウンカウンタ５
４に入力し、計数値から減算する。計数値が零に
なつた時点で、ノアゲート５５はハイレベルの信
号を出力し、その立上りによつてワンシヨツトタ
イマー５６はリセツトパルスを出力し、RSフリ
ツプフロツプ４７をリセツトする。そのため、ア
ンドゲート４８は開通し、アンドゲート４５は閉
止する。
積ev・eiの平均値が負の場合、或は負電力成分
１７が非常に大きい場合には、アツプダウンカウ
ンタ５４の加算モードでの計数値が大きくなり、
オーバーフローさせ、誤動作させるおそれがあ
る。これを防ぐために、アツプダウンカウンタ５
４の最上位ビツトQoがハイレベルになつた時に、
ワンシヨツトタイマー５３によりRSフリツプフ
ロツプ５０をリセツトし、アンドゲート５２を閉
止するようにしている。次に極性判別信号UDが
ローレベルになると、Ｄフリツプフロツプ４６の
出力端子の出力によりRSフリツプフロツプ５
０はセツトされ、アンドゲート５２は開通して、
通常動作に復帰する。
１７が非常に大きい場合には、アツプダウンカウ
ンタ５４の加算モードでの計数値が大きくなり、
オーバーフローさせ、誤動作させるおそれがあ
る。これを防ぐために、アツプダウンカウンタ５
４の最上位ビツトQoがハイレベルになつた時に、
ワンシヨツトタイマー５３によりRSフリツプフ
ロツプ５０をリセツトし、アンドゲート５２を閉
止するようにしている。次に極性判別信号UDが
ローレベルになると、Ｄフリツプフロツプ４６の
出力端子の出力によりRSフリツプフロツプ５
０はセツトされ、アンドゲート５２は開通して、
通常動作に復帰する。
アツプダウンカウンタ５４のビツト数ｎを、積
ev・eiの１周期に出力される出力パルス信号PGの
数より大きく定めれば、積ev・eiの１周期内で正
確な平均化処理ができ、平均電力に比例したシリ
アルパルスを得ることができる。またこの平均化
処理はすべてデジタル処理であるため、LSI化に
適している。
ev・eiの１周期に出力される出力パルス信号PGの
数より大きく定めれば、積ev・eiの１周期内で正
確な平均化処理ができ、平均電力に比例したシリ
アルパルスを得ることができる。またこの平均化
処理はすべてデジタル処理であるため、LSI化に
適している。
なお、無入力時に、演算増幅器１１にオフセツ
トがあると、積分回路９の出力電圧は第１３図の
ようになり、極性判別信号UDはハイレベルとロ
ーレベルとを繰り返す。これにより、アツプダウ
ンカウンタ５４が１カウントの加算と減算を交互
り繰り返すことになり、平均化回路３６からパル
ス信号PAは出力されない。したがつて、電力量
計において問題となる無入力時の誤動作、即ちク
リープを防ぐことができる。
トがあると、積分回路９の出力電圧は第１３図の
ようになり、極性判別信号UDはハイレベルとロ
ーレベルとを繰り返す。これにより、アツプダウ
ンカウンタ５４が１カウントの加算と減算を交互
り繰り返すことになり、平均化回路３６からパル
ス信号PAは出力されない。したがつて、電力量
計において問題となる無入力時の誤動作、即ちク
リープを防ぐことができる。
また第５図の実施例では、積分回路９には電圧
の形で入力が与えられているが、電流の形で入力
を与えることができる。その場合には、積分回路
９は演算増幅器１１を省き、抵抗Ｒ及びコンデン
サＣのみから成るものでもよい。
の形で入力が与えられているが、電流の形で入力
を与えることができる。その場合には、積分回路
９は演算増幅器１１を省き、抵抗Ｒ及びコンデン
サＣのみから成るものでもよい。
極性判別回路２１は第７図の例に限定されるも
のではなく、種々の変更が可能である。
のではなく、種々の変更が可能である。
以上説明したように、本願特許請求の範囲第１
項記載の発明によれば、負電力成分により積分回
路が前回と同じ方向に積分する場合に、積分値が
前回と同じ基準値を越える時に第１或いは第２の
コンパレータにより積分回路をリセツトすると同
時に、Ｔフリツプフロツプにより乗算回路の出力
の極性を反転させると共に、負極性と判別するよ
うにしたから、誤差を生じることなしに、積分回
路のCR時定数を小さくすることができ、LSI化
に適したものにすることができると共に、負荷電
圧と負荷電流の積の瞬時値の極性を判別すること
ができる。
項記載の発明によれば、負電力成分により積分回
路が前回と同じ方向に積分する場合に、積分値が
前回と同じ基準値を越える時に第１或いは第２の
コンパレータにより積分回路をリセツトすると同
時に、Ｔフリツプフロツプにより乗算回路の出力
の極性を反転させると共に、負極性と判別するよ
うにしたから、誤差を生じることなしに、積分回
路のCR時定数を小さくすることができ、LSI化
に適したものにすることができると共に、負荷電
圧と負荷電流の積の瞬時値の極性を判別すること
ができる。
また、本願特許請求の範囲第２項記載の発明に
よれば、平均化回路により、負極性判別時のパル
ス信号を正極性判別時のパルス信号と相殺するよ
うにしたから、平均電力に比例したシリアルなパ
ルス信号、即ち極性表示の付かないシリアルなパ
ルス信号を得ることができる。
よれば、平均化回路により、負極性判別時のパル
ス信号を正極性判別時のパルス信号と相殺するよ
うにしたから、平均電力に比例したシリアルなパ
ルス信号、即ち極性表示の付かないシリアルなパ
ルス信号を得ることができる。
第１図は従来の電子式電力量計の一例を示す回
路図、第２図はその動作を示すタイムチヤート、
第３図は第１図の電子式電力量計における積分回
路のCR時定数を小さくした場合の動作を示すタ
イムチヤート、第４図は第３図の点線で囲まれた
部分を詳細に示した波形図、第５図は本発明の一
実施例を示す回路図、第６図はその動作を示すタ
イムチヤート、第７図は本発明の一実施例に係る
極性判別回路の一例を示す回路図、第８図はその
動作を示すタイムチヤート、第９図は本発明の一
実施例に係る平均化回路を示すブロツク図、第１
０図は平均化回路の一例を示す回路図、第１１〜
１３図はその動作を示すタイムチヤートである。 ９…積分回路、１０…乗算回路、１２，１３…
コンパレータ、１６…周波数変換回路、１７…負
電力成分、１８…リセツトスイツチ、２１…極性
判別回路、２３…Ｔフリツプフロツプ、２４…ア
ツプダウンカウンタ、２５…定数乗算回路、３６
…平均化回路、３７…乗算回路、３８…タイミン
グ制御回路、３９…減算回路、４０…出力制御回
路、ev…負荷電圧に比例した電圧、ei…負荷電流
に比例した電圧、Ｒ…抵抗、Ｃ…コンデンサ、±
ES…基準電圧。
路図、第２図はその動作を示すタイムチヤート、
第３図は第１図の電子式電力量計における積分回
路のCR時定数を小さくした場合の動作を示すタ
イムチヤート、第４図は第３図の点線で囲まれた
部分を詳細に示した波形図、第５図は本発明の一
実施例を示す回路図、第６図はその動作を示すタ
イムチヤート、第７図は本発明の一実施例に係る
極性判別回路の一例を示す回路図、第８図はその
動作を示すタイムチヤート、第９図は本発明の一
実施例に係る平均化回路を示すブロツク図、第１
０図は平均化回路の一例を示す回路図、第１１〜
１３図はその動作を示すタイムチヤートである。 ９…積分回路、１０…乗算回路、１２，１３…
コンパレータ、１６…周波数変換回路、１７…負
電力成分、１８…リセツトスイツチ、２１…極性
判別回路、２３…Ｔフリツプフロツプ、２４…ア
ツプダウンカウンタ、２５…定数乗算回路、３６
…平均化回路、３７…乗算回路、３８…タイミン
グ制御回路、３９…減算回路、４０…出力制御回
路、ev…負荷電圧に比例した電圧、ei…負荷電流
に比例した電圧、Ｒ…抵抗、Ｃ…コンデンサ、±
ES…基準電圧。
Claims (1)
- 【特許請求の範囲】 １ 負荷電圧と負荷電流の積の瞬時値に比例し、
負電力成分を含むレベルの信号を出力する乗算回
路と、乗算回路の出力を周波数に変換する周波数
変換回路と、周波数変換回路の出力から電力量を
積算する積算回路とを備えた電子式電力量計にお
いて、 前記周波数変換回路を、CR回路から成り、前
記乗算回路の出力をその極性に応じた方向に積分
する積分回路と、積分回路の正方向の積分値が正
の基準値を越える毎にパルス信号を出力する第１
のコンパレータと、積分回路の負方向の積分値が
負の基準値を越える毎にパルス信号を出力する第
２のコンパレータと、第１及び第２のコンパレー
タのパルス信号によつて積分回路をリセツトする
リセツト回路と、第１及び第２のコンパレータの
パルス信号の入力によつて出力レベルが反転さ
れ、該出力レベルの反転に応じて乗算回路の出力
の極性を反転させるＴフリツプフロツプと、第１
及び第２のコンパレータの出力側及びＴフリツプ
フロツプの出力側に入力側が接続され、第１或い
は第２のコンパレータからパルス信号が出力され
た時のＴフリツプフロツプの出力レベル状態によ
り、負荷電圧と負荷電流の積の瞬時値の極性を判
別し、該判別結果を極性判別信号として前記積算
回路に出力して、負の電力量を正の電力量から減
算させる極性判別回路とから形成したことを特徴
とする電子式電力量計。 ２ 負荷電圧と負荷電流の積の瞬時値に比例し、
負電力成分を含むレベルの信号を出力する乗算回
路と、乗算回路の出力を周波数に変換する周波数
変換回路と、周波数変換回路の出力から電力量を
積算する積算回路とを備えた電子式電力量計にお
いて、 前記周波数変換回路を、CR回路から成り、前
記乗算回路の出力をその極性に応じた方向に積分
する積分回路と、積分回路の正方向の積分値が正
の基準値を越える毎にパルス信号を出力する第１
のコンパレータと、積分回路の負方向の積分値が
負の基準値を越える毎にパルス信号を出力する第
２のコンパレータと、第１及び第２のコンパレー
タのパルス信号によつて積分回路をリセツトする
リセツト回路と、第１及び第２のコンパレータの
パルス信号の入力によつて出力レベルが反転さ
れ、該出力レベルの反転に応じて乗算回路の出力
の極性を反転させるＴフリツプフロツプと、第１
及び第２のコンパレータの出力側及びＴフリツプ
フロツプの出力側に入力側が接続され、第１或い
は第２のコンパレータからパルス信号が出力され
た時のＴフリツプフロツプの出力レベル状態によ
り、負荷電圧と負荷電流の積の瞬時値の極性を判
別し、該判別結果を極性判別信号として出力する
極性判別回路とから形成し、 前記周波数変換回路と前記積算回路との間に平
均化回路を設け、該平均化回路を、周波数変換回
路の極性判別回路が負極性を判別した時に第１、
第２のコンパレータが出力するパルス信号を計数
し、その後に極性判別回路が正極性を判別した時
の第１、第２のコンパレータのパルス信号を負極
性判別時の計数値だけ減算する減算回路と、減算
回路が負極性判別時のパルス信号を計数しはじめ
てから計数値の減算が完了するまでの間、第１及
び第２のコンパレータのパルス信号をしや断する
出力制御回路とから形成したことを特徴とする電
子式電力量計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57130399A JPS5920862A (ja) | 1982-07-28 | 1982-07-28 | 電子式電力量計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57130399A JPS5920862A (ja) | 1982-07-28 | 1982-07-28 | 電子式電力量計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5920862A JPS5920862A (ja) | 1984-02-02 |
| JPH0148515B2 true JPH0148515B2 (ja) | 1989-10-19 |
Family
ID=15033364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57130399A Granted JPS5920862A (ja) | 1982-07-28 | 1982-07-28 | 電子式電力量計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5920862A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5944820B2 (ja) * | 2012-12-10 | 2016-07-05 | 大崎電気工業株式会社 | Ａｃ信号レベル／ｄｃ信号レベル変換装置及び該装値を用いたａｃ信号レベル／周波数変換装置 |
-
1982
- 1982-07-28 JP JP57130399A patent/JPS5920862A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5920862A (ja) | 1984-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI484193B (zh) | 用於量測長時間週期之裝置及方法 | |
| US3983481A (en) | Digital intervalometer | |
| US3942110A (en) | Analog to pulse rate converter | |
| EP0308924B1 (en) | Multiplier and watt-hour meter | |
| US4926174A (en) | Digital voltmeter | |
| US4598375A (en) | Time measuring circuit | |
| JP3271323B2 (ja) | 時間測定回路 | |
| JPS5920862A (ja) | 電子式電力量計 | |
| US7746066B2 (en) | Position sensor | |
| EP0122984B1 (en) | Time measuring circuit | |
| JPH06207955A (ja) | π／２移相回路並びにこれを用いた無効電力量計および複合計器 | |
| JPS62185174A (ja) | 電子式電力量計 | |
| JPS6359110B2 (ja) | ||
| JPH06101948B2 (ja) | 時間情報検出装置 | |
| SU1596269A1 (ru) | Цифровой низкочастотный фазометр | |
| SU805199A1 (ru) | Инфранизкочастотный цифровой фазометр- чАСТОТОМЕР | |
| JPH039268A (ja) | 位相特性測定装置 | |
| SU842894A1 (ru) | Преобразователь угла поворота валаВ КОд | |
| RU2075755C1 (ru) | Электронный счетчик активной энергии | |
| SU1388815A1 (ru) | Измеритель сигналов датчика с низкочастотным выходом | |
| JPS62254069A (ja) | 電力変換装置の電圧，電流検出方式 | |
| SU630748A1 (ru) | Цифровой интегрирующий вольтметр | |
| JPH05133987A (ja) | 電子式電力量計 | |
| JP3142780B2 (ja) | 電力量計ｌｓｉ内部テスト回路 | |
| SU1656472A1 (ru) | Цифровой низкочастотный фазометр мгновенного значени |