JPH0148588B2 - - Google Patents

Info

Publication number
JPH0148588B2
JPH0148588B2 JP58182590A JP18259083A JPH0148588B2 JP H0148588 B2 JPH0148588 B2 JP H0148588B2 JP 58182590 A JP58182590 A JP 58182590A JP 18259083 A JP18259083 A JP 18259083A JP H0148588 B2 JPH0148588 B2 JP H0148588B2
Authority
JP
Japan
Prior art keywords
circuit
input
containment
code
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58182590A
Other languages
Japanese (ja)
Other versions
JPS6074093A (en
Inventor
Norihisa Miki
Makoto Imamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP58182590A priority Critical patent/JPS6074093A/en
Publication of JPS6074093A publication Critical patent/JPS6074093A/en
Publication of JPH0148588B2 publication Critical patent/JPH0148588B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Image Analysis (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

〔発明の属する技術分野〕 画像情報処理回路に関する。特に、パターン認
識のための手段の一つの手段として適する二値画
像の対象物の輪郭形状情報を一次元情報に圧縮す
る回路に関する。 〔従来技術の説明〕 画像計測において重要な対象物の輪郭形状の計
測には第1図に示す輪郭追跡法が多用される。こ
の方法は2値画像の対象物12の輪郭を時計回り
13、または反時計回りに追跡して対象物の輪郭
を一周し、第2図に示すような8方向チエイン・
コードまたは上下左右の4方向のコードを用い
て、追跡方向を逐次同定し、対象物の輪郭に関す
る二次元情報を一次元情報に圧縮している。この
輪郭追跡を行うためにはハードウエアに依存する
方法もあるが、回路が複雑になりそのような従来
回路例は少い。また、CPUなどを用いて輪郭追
跡法に伴う方向判断を行うと、リアルタイム処理
が難しく高速処理に適しない欠点があつた。 〔発明の目的〕 本発明は、従来の輪郭追跡法に代る方法を用い
て輪郭形状の計測を行い、前述の画像高速処理に
伴う輪郭追跡法の欠点を除去する回路を提供する
ことを目的とする。 〔発明の要点〕 本発明は、輪郭追跡法によるチエイン・コード
の直接生成に代り、まずラスター・スキヤンによ
りコンテイメント・コードを発生し、このコード
を加工して2値画像の輪郭形状に対応するチエイ
ン・コードを生成するもので、 水平同期および垂直同期にしたがつて平面走査
された2値画像が入力する入力端子と、上記入力
端子に入力する信号が表す画面の隣接する4個の
画素についてコンテイメント・コードを発生する
回路と、上記画面の各画素毎に上記コンテイメン
ト・コードを記憶する記憶回路と、この記憶回路
に接続されこの記憶回路の記憶内容のアドレス並
べ換えを行うとともに、上記画面の各画素に画像
領域毎の番号付けを行うプロセツサとを備え、 このプロセツサは、上記記憶回路の記憶内容の
読出し順序が上記画像領域の輪郭を一周するチエ
イン・コードと同等になるようにアドレス並べ換
えおよび画像領域毎の番号付けを行うことを特徴
とする。 〔実施例による説明〕 本発明を図面に基づいて説明する。 第3図は実施例回路の構成を示すブロツク構成
図である。 まず、第3図に基づき本実施例回路の構成を説
明する。この回路は、計測対象である二値画像を
ラスター・スキヤンを行つて得られる「1」およ
び「0」に二値信号を入力する画像信号入力端子
30と、コンテイメント・コード発生回路31と
路31とコントロール・ロジツク回路32と、チ
エイン・コード発生回路34とを備え、さらに、
コンテイメント・コード発生回路31はワンライ
ン・リモリ311および2×2マスク回路312
とを備え、また、チエイン・コード発生回路34
はデータ・メモリ343、並べ換えプロセツサ3
44と、コンテイメント・コード・カウンタ34
5とを備えている。 次に、第3図に基き本実施例回路の接続を説明
する。端子30は図示されていない画像信号源に
接続されていて、この画像信号をコンテイメン
ト・コード発生回路31に入力するように接続さ
れる。コンテイメント・コード発生回路31の出
力はコントロール・ロジツク回路32の入力に接
続される。このコントロール・ロジツク回路32
は画像の水平同期信号源から水平同期信号を入力
する同期信号端子36に接続される。 このコントロール・ロジツク回路32のコンテ
イメント・コード出力はチエイン・コード発生回
路34のデータ・メモリー343の入力に接続さ
れ、また、コントロール・ロジツク回路32のタ
イミング信号出力はチエイン・コード発生回路3
4のコンテイメント・コード・カウンタ345の
入力に接続されている。また、コンテイメント・
コード・カウンタの出力はアドレスとしてデー
タ・メモリ343に与えられるように接続され
る。データ・メモリ343の出力は並べ換えプロ
セツサ344の入力に接続される。 次に、本発明の回路の動作につき説明に先立つ
て、この動作説明に用いられる第3図から第13
図までの図面におよび第1表から第3表までの表
の要点を説明する。
[Technical field to which the invention pertains] It relates to an image information processing circuit. In particular, the present invention relates to a circuit that compresses contour shape information of an object in a binary image into one-dimensional information, which is suitable as one of the means for pattern recognition. [Description of Prior Art] The contour tracking method shown in FIG. 1 is often used to measure the contour shape of an object, which is important in image measurement. This method traces the outline of an object 12 in a binary image clockwise 13 or counterclockwise to go around the outline of the object, and creates an eight-way chain as shown in FIG.
The tracking direction is sequentially identified using a code or a code in four directions (up, down, left, and right), and two-dimensional information about the outline of the object is compressed into one-dimensional information. There is a method that relies on hardware to perform this contour tracking, but the circuit becomes complicated and there are few examples of such conventional circuits. Furthermore, when using a CPU or the like to make direction judgments associated with contour tracking, real-time processing is difficult, making it unsuitable for high-speed processing. [Object of the Invention] An object of the present invention is to provide a circuit that measures the contour shape using a method that replaces the conventional contour tracking method, and eliminates the disadvantages of the contour tracking method associated with the aforementioned high-speed image processing. shall be. [Summary of the Invention] Instead of directly generating a chain code using the contour tracking method, the present invention first generates a containment code by raster scanning, and processes this code to correspond to the contour shape of a binary image. This is a device that generates a chain code, and uses an input terminal into which a binary image scanned in a plane according to horizontal and vertical synchronization is input, and four adjacent pixels on the screen represented by the signals input to the input terminal. A circuit that generates a containment code, a memory circuit that stores the containment code for each pixel of the screen, and a memory circuit that is connected to this memory circuit and rearranges the addresses of the memory contents of this memory circuit. and a processor that numbers each pixel for each image area, and this processor rearranges the addresses so that the order in which the contents of the memory circuit are read out is equivalent to a chain code that goes around the outline of the image area. It is also characterized by numbering each image area. [Explanation based on Examples] The present invention will be described based on the drawings. FIG. 3 is a block configuration diagram showing the configuration of the embodiment circuit. First, the configuration of the circuit of this embodiment will be explained based on FIG. This circuit has an image signal input terminal 30 that inputs binary signals to "1" and "0" obtained by raster scanning a binary image to be measured, and a containment code generation circuit 31. 31, a control logic circuit 32, and a chain code generation circuit 34, further comprising:
Containment code generation circuit 31 includes one-line remote control 311 and 2×2 mask circuit 312
and a chain code generation circuit 34.
are data memory 343 and rearrangement processor 3
44 and a containment code counter 34
5. Next, the connections of the circuit of this embodiment will be explained based on FIG. The terminal 30 is connected to an image signal source (not shown), and is connected so as to input this image signal to a containment code generation circuit 31. The output of the containment code generation circuit 31 is connected to the input of the control logic circuit 32. This control logic circuit 32
is connected to a synchronization signal terminal 36 that inputs a horizontal synchronization signal from an image horizontal synchronization signal source. The containment code output of the control logic circuit 32 is connected to the input of the data memory 343 of the chain code generation circuit 34, and the timing signal output of the control logic circuit 32 is connected to the input of the data memory 343 of the chain code generation circuit 34.
4 is connected to the input of a containment code counter 345. In addition, containment
The output of the code counter is connected to be provided as an address to data memory 343. The output of data memory 343 is connected to the input of reorder processor 344. Next, prior to explaining the operation of the circuit of the present invention, we will explain the operation of the circuit of the present invention by referring to FIGS.
The main points of the drawings and Tables 1 to 3 will be explained below.

【表】【table】

Claims (1)

【特許請求の範囲】 1 水平同期および垂直同期にしたがつて平面走
査された2値画像が入力する入力端子と、 上記入力端子に入力する信号が表わす画面の隣
接する4個の画素についてこの4個の画素の組合
せを示すコンテイメント・コードを発生する回路
と、 上記画面の各画素毎に上記コンテイメント・コ
ードを記憶する記憶回路と、 この記憶回路に接続されこの記憶回路の記憶内
容のアドレス並べ換えを行うとともに、上記画面
の各画素に画像領域毎の番号付けを行うプロセツ
サと を備え、 このプロセツサは、上記記憶回路の記憶内容の
読出し順序が上記画像領域の輪郭を一周するチエ
イン・コードと同等になるようにアドレス並べ換
えおよび画像領域毎の番号付けを行う手段を含む
ことを特徴とする輪郭形状情報抽出回路。
[Claims] 1. An input terminal into which a binary image plane-scanned according to horizontal synchronization and vertical synchronization is input, and four adjacent pixels of the screen represented by signals input to the input terminal. a circuit that generates a containment code indicating a combination of pixels; a memory circuit that stores the containment code for each pixel on the screen; and a processor that performs rearrangement and numbers each pixel of the screen for each image area. 1. A contour shape information extraction circuit comprising means for rearranging addresses and numbering each image area so that they are equal.
JP58182590A 1983-09-30 1983-09-30 Extracting circuit of contour shape information Granted JPS6074093A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58182590A JPS6074093A (en) 1983-09-30 1983-09-30 Extracting circuit of contour shape information

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58182590A JPS6074093A (en) 1983-09-30 1983-09-30 Extracting circuit of contour shape information

Publications (2)

Publication Number Publication Date
JPS6074093A JPS6074093A (en) 1985-04-26
JPH0148588B2 true JPH0148588B2 (en) 1989-10-19

Family

ID=16120947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58182590A Granted JPS6074093A (en) 1983-09-30 1983-09-30 Extracting circuit of contour shape information

Country Status (1)

Country Link
JP (1) JPS6074093A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3076178B2 (en) * 1993-07-22 2000-08-14 日本電気株式会社 Wafer positioning direction calculator

Also Published As

Publication number Publication date
JPS6074093A (en) 1985-04-26

Similar Documents

Publication Publication Date Title
KR900001976B1 (en) Pattern test apparatus including a plurality of pattern generators
JPS62125292U (en)
JPH02277185A (en) Extracting method for rectangle coordinates
JPH0148588B2 (en)
JPH04294166A (en) Image processor
JPH0337778A (en) Boundary tracking method
JPH0148587B2 (en)
CN115165914B (en) Defect detection method
JPH04295980A (en) Image reader
JPS62274476A (en) Pattern inspecting device
JP2839578B2 (en) Image data input processing device
JPH05159051A (en) Picture recognizing device
KR930004645B1 (en) Image coding apparatus
JPH0311145B2 (en)
JPS6326777A (en) Pattern recognizing device
JPH0268672A (en) Address generating part for picture processing processor
JPH0122953B2 (en)
JPH0276084A (en) Fast character and pattern separating device
JPH03269773A (en) Picture element/vector converter and converting method
JP2002074374A (en) Contour extracting method
JPS62217376A (en) Image processor
JPS61108134A (en) mask inspection equipment
JPS62115590A (en) Picture circumference length extracting system
JPS6149281A (en) Pattern inspection device
JPS63292222A (en) coordinate input device