JPH0149208B2 - - Google Patents
Info
- Publication number
- JPH0149208B2 JPH0149208B2 JP15308583A JP15308583A JPH0149208B2 JP H0149208 B2 JPH0149208 B2 JP H0149208B2 JP 15308583 A JP15308583 A JP 15308583A JP 15308583 A JP15308583 A JP 15308583A JP H0149208 B2 JPH0149208 B2 JP H0149208B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- coil
- tuning
- transistors
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001629 suppression Effects 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 10
- 230000005684 electric field Effects 0.000 description 9
- 230000006698 induction Effects 0.000 description 5
- 230000001939 inductive effect Effects 0.000 description 5
- 230000002238 attenuated effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J3/00—Continuous tuning
- H03J3/02—Details
- H03J3/06—Arrangements for obtaining constant bandwidth or gain throughout tuning range or ranges
Landscapes
- Circuits Of Receivers In General (AREA)
Description
【発明の詳細な説明】
本願は、可変容量ダイオードを備えた同調回路
において、電界強度の強い信号が入力したときに
生じる可変容量ダイオードの飽和に伴う波形歪や
同調点の変動を解消して同調回路の安定した動作
が得られるように構成した保護回路に関するもの
である。Detailed Description of the Invention The present invention provides a tuning circuit equipped with a variable capacitance diode, which eliminates waveform distortion and tuning point fluctuations caused by saturation of the variable capacitance diode that occurs when a signal with a strong electric field strength is input. The present invention relates to a protection circuit configured to provide stable operation of the circuit.
一般に同調回路の形式として、可変容量ダイオ
ードを専ら可変素子とするC可変型の同調回路
と、可変インダクタンスを専ら可変素子としこれ
にトラツキング調整用として可変容量ダイオード
を備えたL可変型の同調回路とが存在するが、こ
のように可変容量ダイオードを備えた同調回路特
にアンテナ同調回路において、外部から電界強度
の強い信号が入力して可変容量ダイオードにその
バイアス電圧を越える強い電圧が加つたときに、
可変容量ダイオードが飽和して出力信号波形に歪
みが生じたり或いは同調点が変動する惧れがあ
り、同調回路の安定した動作が得られないという
欠陥があつた。 In general, there are two types of tuning circuits: a C variable type tuning circuit in which a variable capacitance diode is used exclusively as a variable element, and an L variable type tuning circuit in which a variable inductance is used exclusively as a variable element and a variable capacitance diode is provided for tracking adjustment. However, in a tuning circuit equipped with a variable capacitance diode, especially an antenna tuning circuit, when a signal with a strong electric field strength is input from the outside and a strong voltage exceeding the bias voltage is applied to the variable capacitance diode,
There is a risk that the variable capacitance diode may become saturated and the output signal waveform may be distorted or the tuning point may fluctuate, resulting in a drawback that stable operation of the tuning circuit cannot be obtained.
そこで本願は、同調回路特にアンテナ同調回路
において、電界強度の強い入力信号が到来したと
きに可変容量ダイオードが飽和しないように
AGC電圧によつて制御されるプツシユプル回路
を用いて入力信号を抑制することにより、可変容
量ダイオードを強入力信号より保護して同調回路
の安定した動作が得られるように構成したもの
で、その実施例を以下図面について詳述すると、
アンテナ回路は第1図で示すように入力コイル1
と、同調コイル2と、伝達コイル3と抑制コイル
4とを有しており、この各コイルは第2図で示す
ように同一ボビン5に巻回されて相互に誘導結合
している。前記入力コイル1はアンテナ6に接続
され、また前記同調コイル2には可変電圧回路7
によつて可変調整される同調用の可変容量ダイオ
ード8が接続され、また前記伝達コイル3の両端
にはプツシユプル接続された1対のトランジスタ
9a,9bのベースが、前記抑制コイル4の両端
には前記1対のトランジスタ9a,9bのコレク
タが夫々接続されており、前記入力コイル1と抑
制コイル4とは逆位相の関係にある。さらに前記
伝達コイル3の中点にはB電源が印加され、また
前記トランジスタ9a,9bのエミツタには、ベ
ースに入力信号の増加に伴つて例えば0〜1.2V
に変化するAGC電圧を印加し、かつエミツタが
アースされた制御用トランジスタ10のコレクタ
が共通に接続されている。また前記伝達コイル3
の両端には、1対のトランジスタ11aと12a
に対し夫々トランジスタ11bと12bを差動接
続すると共にそれらのエミツタ間に誘導コイル1
3を接続し、その中点に入力信号の増加に伴つて
例えば1.2V〜0Vに変化するAGC電圧によりバイ
アスされたトランジスタ14のコレクタを接続し
て成る出力用増幅回路15が接続されている。1
6は1次コイル17に可変電圧回路18により可
変調整される同調用の可変容量ダイオード19を
接続した同調回路と、これと誘導結合する2次コ
イル20とから成る次段の高周波増幅回路であ
る。 Therefore, this application aims to prevent the variable capacitance diode from being saturated when an input signal with strong electric field strength arrives in a tuning circuit, especially an antenna tuning circuit.
By suppressing the input signal using a push-pull circuit controlled by the AGC voltage, it protects the variable capacitance diode from strong input signals and provides stable operation of the tuned circuit. An example is detailed below regarding the drawing.
The antenna circuit consists of input coil 1 as shown in Figure 1.
, a tuning coil 2, a transmission coil 3, and a suppression coil 4, each coil being wound around the same bobbin 5 and inductively coupled to each other as shown in FIG. The input coil 1 is connected to an antenna 6, and the tuning coil 2 is connected to a variable voltage circuit 7.
A tuning variable capacitance diode 8 that is variably adjusted by the transmission coil 3 is connected to the bases of a pair of transistors 9a and 9b that are push-pull connected to both ends of the transmission coil 3, and to both ends of the suppression coil 4. The collectors of the pair of transistors 9a and 9b are connected to each other, and the input coil 1 and the suppression coil 4 are in an opposite phase relationship. Further, the B power supply is applied to the middle point of the transmission coil 3, and the emitters of the transistors 9a and 9b are applied with a voltage of 0 to 1.2 V, for example, to the base as the input signal increases.
The collectors of the control transistors 10 to which an AGC voltage that changes to the voltage is applied and whose emitters are grounded are commonly connected. Further, the transmission coil 3
A pair of transistors 11a and 12a are connected at both ends of the
Transistors 11b and 12b are differentially connected to each other, and an induction coil 1 is connected between their emitters.
An output amplifier circuit 15 is connected to the collector of a transistor 14 which is biased by an AGC voltage which changes from 1.2V to 0V as the input signal increases, for example, as the input signal increases. 1
Reference numeral 6 designates a next-stage high-frequency amplification circuit consisting of a tuning circuit in which a variable capacitance diode 19 for tuning that is variably adjusted by a variable voltage circuit 18 is connected to a primary coil 17, and a secondary coil 20 inductively coupled to the tuning circuit. .
しかしてアンテナ6に到来する入力信号が弱い
ときは、トランジスタ10のベースに加わる
AGC電圧が低いので、該トランジスタは非作動
の状態にあり、このコレクタにエミツタが接続さ
れた1対のトランジスタ9a,9bも非作動の状
態に保持される。従つてこの状態においては、入
力信号は何等減衰されることなくアンテナコイル
1から同調コイル2及び伝達コイル3に伝達さ
れ、伝達コイル3からの出力信号は出力用増幅回
路15に入力し、その増幅出力が次段の高周波増
幅回路16に印加される。これに対しアンテナ6
に強い入力信号が到来すると、AGC電圧も増加
し、トランジスタ10のベース電位が上がつて該
トランジスタ10は動作状態となり、これに伴つ
てプツシユプル接続された1対のトランジスタ9
a,9bも動作状態となり、その出力は入力信号
に対し逆位相で抑制コイル4に負帰還される。そ
のため抑制コイル4に負帰還された信号によりア
ンテナ6からの入力信号が抑制され、同調コイル
2及び伝達コイル3に誘導される信号は減衰し、
この減衰度は入力信号の電界強度が強いほど大き
くなり、そのため同調回路に接続された可変容量
ダイオードは強入力信号から保護され同調回路の
安定した動作が得られる。 Therefore, when the input signal arriving at the antenna 6 is weak, it is applied to the base of the transistor 10.
Since the AGC voltage is low, the transistor is inactive, and the pair of transistors 9a, 9b whose collectors and emitters are connected are also kept inactive. Therefore, in this state, the input signal is transmitted from the antenna coil 1 to the tuning coil 2 and the transmission coil 3 without being attenuated in any way, and the output signal from the transmission coil 3 is input to the output amplifier circuit 15 and is amplified. The output is applied to the next stage high frequency amplification circuit 16. On the other hand, antenna 6
When a strong input signal arrives at , the AGC voltage also increases, the base potential of the transistor 10 rises, and the transistor 10 enters the operating state, and a pair of push-pull connected transistors 9
a and 9b are also activated, and their outputs are negatively fed back to the suppression coil 4 in opposite phase to the input signal. Therefore, the input signal from the antenna 6 is suppressed by the signal negatively fed back to the suppression coil 4, and the signals induced in the tuning coil 2 and the transmission coil 3 are attenuated.
The degree of attenuation increases as the electric field strength of the input signal becomes stronger. Therefore, the variable capacitance diode connected to the tuning circuit is protected from the strong input signal, and stable operation of the tuning circuit is obtained.
なお上記において、1対のトランジスタ9a,
9bのベースにトランジスタ10のコレクタを接
続し、かつ前記トランジスタ9a,9bのエミツ
タをアースしてもよく、この場合も入力信号電圧
が或る値以上になつたときにトランジスタ10を
介して1対のトランジスタ9a,9bが動作し、
そのベース・エミツタの電位差が高くなるほど即
ち入力信号の電界強度が増すほど入力信号は大き
く抑制される。 Note that in the above, the pair of transistors 9a,
The collector of the transistor 10 may be connected to the base of the transistor 9b, and the emitters of the transistors 9a and 9b may be grounded. In this case as well, when the input signal voltage exceeds a certain value, the pair is connected via the transistor 10. transistors 9a and 9b operate,
The higher the base-emitter potential difference, that is, the higher the electric field strength of the input signal, the more the input signal is suppressed.
第3図は第1図に示す構成において、同調コイ
ル2と可変容量ダイオード8とから成る同調回路
の同調信号をFET23を介して次段回路に出力
すると共に、前記FET23のソースに誘導1次
コイル24aを接続し、これと誘導結合した誘導
2次コイル24bの両端をプツシユプル接続され
た1対のトランジスタ9a,9bのベースに夫々
接続した場合の他の実施例を示しており、その作
用は第1図に示す構成の場合と同様である。 FIG. 3 shows the configuration shown in FIG. 1, in which a tuning signal from a tuning circuit consisting of a tuning coil 2 and a variable capacitance diode 8 is output to the next stage circuit via an FET 23, and an inductive primary coil is connected to the source of the FET 23. 24a is connected to the inductive secondary coil 24a, and both ends of the inductive secondary coil 24b inductively coupled to the inductive secondary coil 24b are respectively connected to the bases of a pair of push-pull connected transistors 9a and 9b. This is the same as the configuration shown in FIG.
第4図は上記した第1図に示す構成において、
抑制コイル4と同調コイル2とを共用し、プツシ
ユプル接続された1対のトランジスタ9a,9b
の出力を同調コイル2に負帰還して入力信号を抑
制した場合の他の実施例を、また第5図は上記し
た第3図に示す構成において、アンテナ6に接続
した入力コイル1に可変電圧回路7によつて可変
される可変容量ダイオード8を接続して同調回路
を構成することにより同調コイル2を省略し、か
つ前記同調回路にFET23のゲートを接続した
場合の他の実施例を、また第6図はアンテナ6に
接続した入力コイル1に、可変電圧回路7により
可変される可変容量ダイオード8を接続して同調
回路を構成し、この同調回路からの同調信号を直
接次段回路に導びくと共に、前記入力コイル1と
誘導結合する誘起コイル3′と抑制コイル4とを
設けて、誘起コイル3′の両端をプツシユプル接
続した1対のトランジスタ9a,9bのベースに
接続してその出力を抑制コイル4に負帰還した場
合の他の実施例を、また第7図は上記した第4図
において、入力コイル1を省略してアンテナ6に
接続したFET26のドレーンを同調コイル2に
接続した場合の他の実施例を夫々示しており、そ
の作用は第1図に示す構成の場合と同様である。
図中Eはチユーニング電圧を示している。 FIG. 4 shows the configuration shown in FIG. 1 described above.
A pair of transistors 9a and 9b share the suppression coil 4 and the tuning coil 2 and are push-pull connected.
FIG. 5 shows another embodiment in which the input signal is suppressed by negative feedback of the output of the tuning coil 2 to the tuning coil 2, and FIG. Another embodiment in which the tuning coil 2 is omitted by connecting a variable capacitance diode 8 variable by the circuit 7 to form a tuning circuit, and the gate of the FET 23 is connected to the tuning circuit, FIG. 6 shows a tuning circuit in which a variable capacitance diode 8, which is varied by a variable voltage circuit 7, is connected to an input coil 1 connected to an antenna 6, and a tuning signal from this tuning circuit is directly guided to the next stage circuit. At the same time, an induction coil 3' and a suppression coil 4 are provided which are inductively coupled to the input coil 1, and both ends of the induction coil 3' are connected to the bases of a pair of transistors 9a and 9b which are push-pull connected to output the output. Another example in which negative feedback is provided to the suppression coil 4, and FIG. 7 shows a case in which the input coil 1 is omitted from the above-mentioned FIG. 4 and the drain of the FET 26 connected to the antenna 6 is connected to the tuning coil 2. Other embodiments are shown, and their functions are similar to those of the configuration shown in FIG.
In the figure, E indicates the tuning voltage.
なお上記した実施例はいずれも可変容量ダイオ
ードを同調可変素子としたC可変型の同調回路即
ち電子同調回路について示したが、第8、第9図
は可変インダクタンスを同調可変素子としたL可
変型の同調回路を示しており、第8図において可
変インダクタンス素子27はその1次側にアンテ
ナ6がまたその2次側に同調用のコンデンサ28
のほかに可変電圧回路29によつて可変されるト
ラツキング調整用の可変容量ダイオード30が接
続されており、その同調回路にFET31のゲー
トが接続されている。このFET31のソースは
伝達コイル32に接続され、このコイル32と誘
導結合した出力コイル33の両端にプツシユプル
接続された1対のトランジスタ9a,9bのベー
スと次段増幅回路34とが夫々接続されている。
前記1対のトランジスタ9a,9bのエミツタに
は、入力電圧の増加に伴つて例えば0〜1.2Vに
変化するAGC電圧をベース電圧とする制御用ト
ランジスタ35のコレクタが、また前記出力コイ
ル33の中点には入力電圧の増加に伴つて例えば
1.2〜0Vに変化するAGC電圧をベース電圧とする
トランジスタ36のコレクタが夫々接続されてい
る。また前記1対のトランジスタ9a,9bのコ
レクタには、前記同調回路に設けた誘導コイル3
7と逆位相で誘導結合する抑制コイル38が接続
されている。 In addition, although the above-mentioned embodiments all show a C variable type tuning circuit, that is, an electronic tuning circuit, in which a variable capacitance diode is used as a variable tuning element, FIGS. 8 and 9 show an L variable type tuning circuit in which a variable inductance is used as a variable tuning element. In FIG. 8, a variable inductance element 27 has an antenna 6 on its primary side and a tuning capacitor 28 on its secondary side.
In addition to this, a variable capacitance diode 30 for tracking adjustment that is varied by a variable voltage circuit 29 is connected, and the gate of an FET 31 is connected to the tuning circuit. The source of this FET 31 is connected to a transmission coil 32, and the bases of a pair of transistors 9a and 9b which are push-pull connected to both ends of an output coil 33 which is inductively coupled to this coil 32 are respectively connected to a next-stage amplifier circuit 34. There is.
The emitters of the pair of transistors 9a and 9b are connected to the collector of a control transistor 35 whose base voltage is the AGC voltage that changes from 0 to 1.2V as the input voltage increases, and the collector of the control transistor 35 is connected to the emitter of the output coil 33. For example, as the input voltage increases,
The collectors of transistors 36 whose base voltages are AGC voltages varying from 1.2 to 0V are connected to each other. Further, an induction coil 3 provided in the tuned circuit is connected to the collector of the pair of transistors 9a and 9b.
A suppression coil 38 is connected which is inductively coupled to 7 in an opposite phase.
しかしてアンテナ6からの入力信号の電界強度
が弱い場合には、プツシユプル接続された1対の
トランジスタ9a,9bのベース電位は低く、そ
のエミツタ電位が高いので、該トランジスタ9
a,9bは非動作の状態におかれる。これに対し
アンテナ6からの入力信号の電界強度が強くなつ
て1対のトランジスタ9a,9bのベース電位が
高くそのエミツタ電位が低くなると、該トランジ
スタ9a,9bが動作状態となり、そのコレクタ
から得られる信号は抑制コイル38に負帰還さ
れ、これを誘導結合している誘導コイル37を介
して入力信号が抑制され、出力用増幅回路34え
の信号伝達特性は減衰する。この減衰度はトラン
ジスタ9a,9bにおけるベースとエミツタとの
電位差に相応し、その電位差が大きいほど減衰度
も大きくなり、これによつて可変容量ダイオード
30は強入力信号から保護される。 However, when the electric field strength of the input signal from the antenna 6 is weak, the base potential of the pair of push-pull connected transistors 9a and 9b is low and the emitter potential is high.
a, 9b are placed in a non-operating state. On the other hand, when the electric field strength of the input signal from the antenna 6 becomes strong and the base potential of the pair of transistors 9a and 9b becomes high and the emitter potential thereof becomes low, the transistors 9a and 9b become in an operating state, and the signal obtained from their collectors becomes active. The signal is negatively fed back to the suppression coil 38, and the input signal is suppressed via the induction coil 37 which is inductively coupled to the suppression coil 38, and the signal transmission characteristic of the output amplifier circuit 34 is attenuated. The degree of attenuation corresponds to the potential difference between the base and emitter of the transistors 9a and 9b, and the greater the potential difference, the greater the attenuation, thereby protecting the variable capacitance diode 30 from strong input signals.
また第9図は、可変インダクタンス素子27の
1次側と可変電圧回路29によつて可変されるト
ラツキング調整用の可変容量ダイオード30とを
接続したアンテナ6からFET41を介して入力
信号を次段回路に導びくと共に、その入力信号の
一部を誘導結合回路42を介してプツシユプル回
路のトランジスタ9a,9bのベースに印加し、
そのコレクタ間の信号を前記可変インダクタンス
素子27の2次側に負帰還して入力信号を抑制す
る場合の他の実施例を示しており、図中39は入
力信号の増加に伴つて例えば1.2V〜0Vに変化す
るAGC電圧をベース電圧としそのエミツタ電位
を前記1対のトランジスタ9a,9bのベースと
する制御用トランジスタ、40は入力信号の増加
に伴つて例えば0V〜1.2Vに変化するAGC電圧を
ベース電圧としてそのコレクタ電位を前記トラン
ジスタ9a,9bのエミツタ電位とする制御用ト
ランジスタである。 Further, FIG. 9 shows an input signal from an antenna 6 connecting the primary side of a variable inductance element 27 and a variable capacitance diode 30 for tracking adjustment, which is varied by a variable voltage circuit 29, to the next stage circuit via an FET 41. and applying a part of the input signal to the bases of the push-pull circuit transistors 9a and 9b via the inductive coupling circuit 42,
Another embodiment is shown in which the signal between the collectors is negatively fed back to the secondary side of the variable inductance element 27 to suppress the input signal, and 39 in the figure shows a voltage of 1.2 V as the input signal increases. A control transistor whose base voltage is the AGC voltage that changes from ~0V and whose emitter potential is used as the base of the pair of transistors 9a and 9b; 40 is an AGC voltage that changes from, for example, 0V to 1.2V as the input signal increases; This is a control transistor which uses the base voltage as the base voltage and the collector potential as the emitter potential of the transistors 9a and 9b.
そしてプツシユプル回路のトランジスタ9a,
9bがAGC電圧をベース電位とするトランジス
タ39,40により制御され、それによつて入力
信号が強電界のときに抑制されることはさききに
述べたと同様である。 and transistor 9a of the push-pull circuit,
9b is controlled by transistors 39 and 40 whose base potential is the AGC voltage, and thereby the input signal is suppressed when there is a strong electric field, as described above.
尚、実施例はバラポーラトランジスターで示し
てあるが、FETを用いても良いことは説明する
までも無い。 Note that although the embodiment is shown using a disparate transistor, it goes without saying that an FET may also be used.
又、実施例の配線図に限らず、多くの帰還回路
も本説明から分る様にプツシユプル回路を介して
行うことが可能である。 In addition, not only the wiring diagram of the embodiment but also many feedback circuits can be implemented via push-pull circuits as will be understood from this description.
以上のように本願によれば、入力信号の強度に
相応して入力信号を抑制する構成であるので、可
変容量ダイオードは強入力信号から保護され、同
調回路の安定した動作が期待でき、しかもその抑
制はプツシユプル回路によつて行うので波形歪の
生じる惧れはなく、さらにプツシユプル回路を
AGC電圧によつて制御する構成であるから電界
強度の大きな変化にも充分対応し得るなどの利点
を有する。 As described above, according to the present application, since the input signal is suppressed according to the strength of the input signal, the variable capacitance diode is protected from strong input signals, and stable operation of the tuned circuit can be expected. Suppression is performed using a push-pull circuit, so there is no risk of waveform distortion;
Since the configuration is controlled by the AGC voltage, it has the advantage of being able to adequately respond to large changes in electric field strength.
図面は本願の実施例を示すもので、第1図は電
気回路図、第2図は各コイルを巻回したボビンの
平面図、第3図乃至第9図は本願の他の実施例を
示す電気回路図である。
図中1は入力コイル、2は同調コイル、3は伝
達コイル、4は抑制コイル、8,30は可変容量
ダイオード、9a,9b,10はトランジスタ、
15,34は出力用増幅回路、16は高周波増幅
回路、27は可変インダクタンス素子である。
The drawings show embodiments of the present application; Fig. 1 is an electric circuit diagram, Fig. 2 is a plan view of a bobbin around which each coil is wound, and Figs. 3 to 9 show other embodiments of the present application. It is an electrical circuit diagram. In the figure, 1 is an input coil, 2 is a tuning coil, 3 is a transmission coil, 4 is a suppression coil, 8, 30 are variable capacitance diodes, 9a, 9b, 10 are transistors,
15 and 34 are output amplifier circuits, 16 is a high frequency amplifier circuit, and 27 is a variable inductance element.
Claims (1)
て、該同調回路の出力信号をAGC電圧によつて
制御されるプツシユプル回路を介して入力信号に
対し逆位相となるように帰還せしめたことを特徴
とする保護回路。 2 同調回路が、電子同調回路である特許請求の
範囲第1項記載の同調回路における保護回路。 3 同調回路が、トラツキング調整用の可変容量
ダイオードを備えた可変インダクタンス回路であ
る特許請求の範囲第1項記載の同調回路における
保護回路。 4 同調回路が、アンテナ同調回路である特許請
求の範囲第1項、第2項または第3項記載の同調
回路における保護回路。 5 プツシユプル回路を構成する1対のトランジ
スタのベース間に入力信号を増加に伴つてベー
ス、エミツタ間の電位差が大きくなるように
AGC電圧を印加し、かつ前記1対のトランジス
タのコレクタから出力信号を帰還せしめて成る特
許請求の範囲第1項、第2項、第3項または第4
項記載の同調回路における保護回路。 6 プツシユプル回路を構成する1対のトランジ
スタのエミツタ間に入力信号の増加に伴つてベー
ス、エミツタ間の電位差が大きくなるように
AGC電圧を印加し、かつ前記1対のトランジス
タのコレクタから出力信号を帰還せしめて成る特
許請求の範囲第1項、第2項、第3項または第4
項記載の同調回路における保護回路。[Claims] 1. In a tuned circuit equipped with a variable capacitance diode, the output signal of the tuned circuit is fed back through a push-pull circuit controlled by an AGC voltage so as to have an opposite phase to the input signal. A protection circuit characterized by: 2. A protection circuit in a tuned circuit according to claim 1, wherein the tuned circuit is an electronic tuned circuit. 3. A protection circuit in a tuned circuit according to claim 1, wherein the tuned circuit is a variable inductance circuit equipped with a variable capacitance diode for tracking adjustment. 4. A protection circuit in a tuning circuit according to claim 1, 2 or 3, wherein the tuning circuit is an antenna tuning circuit. 5. As the input signal increases between the bases of a pair of transistors forming a push-pull circuit, the potential difference between the base and emitter increases.
Claims 1, 2, 3, or 4, wherein an AGC voltage is applied and an output signal is fed back from the collectors of the pair of transistors.
Protection circuit in the tuned circuit described in section. 6 Between the emitters of a pair of transistors forming a push-pull circuit, as the input signal increases, the potential difference between the base and emitter increases.
Claims 1, 2, 3, or 4, wherein an AGC voltage is applied and an output signal is fed back from the collectors of the pair of transistors.
Protection circuit in the tuned circuit described in section.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15308583A JPS6046115A (en) | 1983-08-24 | 1983-08-24 | Protective circuit of tuning circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15308583A JPS6046115A (en) | 1983-08-24 | 1983-08-24 | Protective circuit of tuning circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6046115A JPS6046115A (en) | 1985-03-12 |
| JPH0149208B2 true JPH0149208B2 (en) | 1989-10-24 |
Family
ID=15554643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15308583A Granted JPS6046115A (en) | 1983-08-24 | 1983-08-24 | Protective circuit of tuning circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6046115A (en) |
-
1983
- 1983-08-24 JP JP15308583A patent/JPS6046115A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6046115A (en) | 1985-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6127886A (en) | Switched amplifying device | |
| US6285257B1 (en) | Feedback type variable gain amplifier | |
| US4406990A (en) | Direct coupled DC amplification circuit | |
| SU1103812A3 (en) | Variable gain amplifier | |
| JPH05259766A (en) | Integrated circuit equipped with variable gain amplifier | |
| US3038072A (en) | Automatic-gain and bandwidth control system for transistor circuits | |
| US4638152A (en) | Photoelectric converting circuit having a low parasitic capacitance | |
| JP2006050074A (en) | Variable gain amplifier | |
| US4277757A (en) | Two stage RF amplifier | |
| JPH0149208B2 (en) | ||
| JPS645370Y2 (en) | ||
| US6407632B1 (en) | Radio frequency amplifier | |
| JP2003017950A (en) | Semiconductor amplifier circuit | |
| US3500222A (en) | Semiconductor amplifier gain control circuit | |
| JPH01173908A (en) | oscillation device | |
| EP0951144A3 (en) | Filter circuit | |
| US4562403A (en) | Symmetrical discriminator and demodulator | |
| JPH0145768B2 (en) | ||
| JPS6324656Y2 (en) | ||
| US20070146078A1 (en) | Selective amplifier | |
| JPS63185213A (en) | input circuit | |
| JPH04273607A (en) | low noise amplifier | |
| JP3147597B2 (en) | Monolithic integrated circuit | |
| JPS6218835A (en) | Television tuner | |
| JPH0256106A (en) | Low distortion amplifier |