JPH0149223B2 - - Google Patents
Info
- Publication number
- JPH0149223B2 JPH0149223B2 JP58184004A JP18400483A JPH0149223B2 JP H0149223 B2 JPH0149223 B2 JP H0149223B2 JP 58184004 A JP58184004 A JP 58184004A JP 18400483 A JP18400483 A JP 18400483A JP H0149223 B2 JPH0149223 B2 JP H0149223B2
- Authority
- JP
- Japan
- Prior art keywords
- axis
- received signal
- determination table
- components
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はモデムの受信信号判定方式に係り、特
にデータ伝送速度が14.4Kbit／ｓ等の高速モデム
における受信信号判定方式に関する。
にデータ伝送速度が14.4Kbit／ｓ等の高速モデム
における受信信号判定方式に関する。
デイジタル情報を伝送するとき、直交振幅変調
（QAM）方式でデータ伝送が行われている。こ
の方式では、9600bit／ｓモデムの場合、変調速
度2400baud、信号点数16であり、4800bit／ｓモ
デムでは変調速度1600baud、信号点数８として
いる。
（QAM）方式でデータ伝送が行われている。こ
の方式では、9600bit／ｓモデムの場合、変調速
度2400baud、信号点数16であり、4800bit／ｓモ
デムでは変調速度1600baud、信号点数８として
いる。
ところで、近年伝送速度を更に速くするため
14.4Kbit／ｓのモデムが研究されている。この
14.4Kbit／ｓのモデムには、例えばCCITT（国際
電信電話諮問委員会）の勧告のような国際的な統
一規格は存在しないものの、9600bit／ｓのモデ
ムの場合と同様にQAM方式で変調速度が
2400baudで実現可能である。この場合、
9600but／ｓのモデムでは４ビツトで信号点を表
示しているので、信号点数が、24＝16つまり16個
あるのに対し、14.4Kbit／ｓのモデムの場合には
６ビツトで１信号点を表示しているので、信号点
数が、26＝64つまり64個ある。それ故、第１図に
示す如く、１つの象限内に信号点数は16個存在す
ることになる。
14.4Kbit／ｓのモデムが研究されている。この
14.4Kbit／ｓのモデムには、例えばCCITT（国際
電信電話諮問委員会）の勧告のような国際的な統
一規格は存在しないものの、9600bit／ｓのモデ
ムの場合と同様にQAM方式で変調速度が
2400baudで実現可能である。この場合、
9600but／ｓのモデムでは４ビツトで信号点を表
示しているので、信号点数が、24＝16つまり16個
あるのに対し、14.4Kbit／ｓのモデムの場合には
６ビツトで１信号点を表示しているので、信号点
数が、26＝64つまり64個ある。それ故、第１図に
示す如く、１つの象限内に信号点数は16個存在す
ることになる。
受信信号がこの16個の信号点のいずれに該当す
るのかを検出するため、受信信号をｘ軸成分（リ
アル）とｙ軸成分（イマジナリー）にわけて、第
２図イに示す如く、これらをそれぞれ例えば５ビ
ツトのデータとし、その内の４ビツト（絶対値を
表す）により、各象限の判定領域を定めている。
すなわち、第２図ハに示す如く、x4ビツト、y4
ビツトの16×16＝256の領域に１つの象限を区切
り、この256の領域が１６の信号点のいずれに該
当するのかを示すテーブルを作成してこれを
ROMとしてモデム内に設けている。そして受信
信号のｘ、ｙ上位各４ビツトをアドレスとし、こ
の256のアドレスがどの信号点に対応するのかを
示す判定用のデータを１バイト格納している。し
たがつて、受信信号のｘ、ｙ上位各４ビツトの絶
対値により、第２図ハの如き判定テーブルをアク
セスしてその信号点をよみとり、次にこのｘ成分
とｙ成分の符号によりどの象限のものか識別し、
64の信号点のいずれに相当するものか判定してい
る。したがつてこのため判定用ROMとしては
256×１バイト容量のものを使用しなければなら
ない。
るのかを検出するため、受信信号をｘ軸成分（リ
アル）とｙ軸成分（イマジナリー）にわけて、第
２図イに示す如く、これらをそれぞれ例えば５ビ
ツトのデータとし、その内の４ビツト（絶対値を
表す）により、各象限の判定領域を定めている。
すなわち、第２図ハに示す如く、x4ビツト、y4
ビツトの16×16＝256の領域に１つの象限を区切
り、この256の領域が１６の信号点のいずれに該
当するのかを示すテーブルを作成してこれを
ROMとしてモデム内に設けている。そして受信
信号のｘ、ｙ上位各４ビツトをアドレスとし、こ
の256のアドレスがどの信号点に対応するのかを
示す判定用のデータを１バイト格納している。し
たがつて、受信信号のｘ、ｙ上位各４ビツトの絶
対値により、第２図ハの如き判定テーブルをアク
セスしてその信号点をよみとり、次にこのｘ成分
とｙ成分の符号によりどの象限のものか識別し、
64の信号点のいずれに相当するものか判定してい
る。したがつてこのため判定用ROMとしては
256×１バイト容量のものを使用しなければなら
ない。
ところで判定用テーブルとしてこの256バイト
もの容量のROMをモデムに設けることは、モデ
ムの大きさが限られており、しかも各種のプログ
ラムを内臓しているために、モデムにとつて大き
な負担となつていた。
もの容量のROMをモデムに設けることは、モデ
ムの大きさが限られており、しかも各種のプログ
ラムを内臓しているために、モデムにとつて大き
な負担となつていた。
本発明の目的は、この問題点を改善するため、
判定用ROMの容量をはるかに小容量にしても受
信信号の信号点を判定できるようにした受信信号
判定方式を提供することである。
判定用ROMの容量をはるかに小容量にしても受
信信号の信号点を判定できるようにした受信信号
判定方式を提供することである。
この目的を達成するために、本発明の受信信号
判定方式では、入力信号を復調してｘ成分とｙ成
分を抽出し、このｘ成分とｙ成分により指示され
た位置により信号点を判定する受信信号判定方式
において、ｘ成分またはｙ成分のいずれかの一方
の成分がとり得る値を記憶した判定テーブルと、
２ビツトシフト回路と、加算回路を設け、上記一
方の成分を用いて判定テーブルより得られた第１
データと、上記一方の成分が示す値を用いて前記
判定テーブルより得られたデータを２ビツトシフ
トした第２データとを加算することにより受信信
号の信号点を判定するようにしたことを特徴とす
る。
判定方式では、入力信号を復調してｘ成分とｙ成
分を抽出し、このｘ成分とｙ成分により指示され
た位置により信号点を判定する受信信号判定方式
において、ｘ成分またはｙ成分のいずれかの一方
の成分がとり得る値を記憶した判定テーブルと、
２ビツトシフト回路と、加算回路を設け、上記一
方の成分を用いて判定テーブルより得られた第１
データと、上記一方の成分が示す値を用いて前記
判定テーブルより得られたデータを２ビツトシフ
トした第２データとを加算することにより受信信
号の信号点を判定するようにしたことを特徴とす
る。
本発明の一実施例を第３図および第４図にもと
づき、他図を参照して説明する。第３図イは本発
明の一実施例回路図、同ロは判定テーブル、第４
図は本発明の動作説明図である。
づき、他図を参照して説明する。第３図イは本発
明の一実施例回路図、同ロは判定テーブル、第４
図は本発明の動作説明図である。
図中、１０は復調回路、１１は自動等化器、１
２は判定テーブル、１３はＡレジスタ、１４は２
ビツトシフト回路、１５はＢレジスタ、１６は加
算回路である。
２は判定テーブル、１３はＡレジスタ、１４は２
ビツトシフト回路、１５はＢレジスタ、１６は加
算回路である。
復調回路１０は受信信号を復調してｘ軸（リア
ル）成分と、ｙ軸（イマジナリー）成分に分離す
るものである。
ル）成分と、ｙ軸（イマジナリー）成分に分離す
るものである。
自動等化器１１は受信信号の伝送歪や符号間干
渉歪等を等化するものである。
渉歪等を等化するものである。
判定テーブル参照回路１２は、第３図ロに示す
如き、判定テーブルが内蔵されている。この判定
テーブルは、０〜Ｆの４ビツトのアドレスで索引
され、出力データは「０」、「４」、「８」、「Ｃ」の
４種類のみである。この判定テーブルは、第２図
ハに示す従来の判定テーブルの一番上の１行のみ
で構成されている。この判定テーブルの使用方法
については後述する。
如き、判定テーブルが内蔵されている。この判定
テーブルは、０〜Ｆの４ビツトのアドレスで索引
され、出力データは「０」、「４」、「８」、「Ｃ」の
４種類のみである。この判定テーブルは、第２図
ハに示す従来の判定テーブルの一番上の１行のみ
で構成されている。この判定テーブルの使用方法
については後述する。
Ａレジスタ１３は、受信信号のｙ軸成分で判定
テーブルを牽引した判定結果がセツトされる。
テーブルを牽引した判定結果がセツトされる。
２ビツトシフト回路１４は受信信号のｘ軸成分
で判定テーブルを索引した判定結果を２ビツトシ
フトして、これを1/4にするものである。例えば
「４」つまり「0100」が出力されたとき、これを
２ピツトシフトして「0001」とするものである。
で判定テーブルを索引した判定結果を２ビツトシ
フトして、これを1/4にするものである。例えば
「４」つまり「0100」が出力されたとき、これを
２ピツトシフトして「0001」とするものである。
Ｂレジスタ１５は、２ビツトシフト回路１４の
出力をセツトするものである。
出力をセツトするものである。
加算回路１６はＡレジスタ１３とＢレジスタ１
５にセツトされたデータを加算するものである。
５にセツトされたデータを加算するものである。
まず本発明の特徴であるこの判定テーブルを使
用した信号点の判定方法を簡単に説明する。
用した信号点の判定方法を簡単に説明する。
ｘ軸＝「５」、ｙ軸＝「Ａ」のとき
第２図ハによれば、この場合判定結果は
「Ｄ」となる。本発明によりこの「Ｄ」を求め
る手法を説明する。
「Ｄ」となる。本発明によりこの「Ｄ」を求め
る手法を説明する。
まずｙ軸「Ａ」のアドレスにより判定テーブ
ルを参照し、「Ｃ」を得る。この「Ｃ」をＡレ
ジスタに保持する、次にｘ軸「５」のアドレス
により同じく判定テーブルを参照し「４」を得
る。これを２ビツトシフトとして1/4にして
「１」を得、これをＢレジスタにセツトする。
そして上記ＡレジスタとＢレジスタにセツトさ
れた「Ｃ」と「１」を加算して、判定結果
「Ｄ」が得られる。
ルを参照し、「Ｃ」を得る。この「Ｃ」をＡレ
ジスタに保持する、次にｘ軸「５」のアドレス
により同じく判定テーブルを参照し「４」を得
る。これを２ビツトシフトとして1/4にして
「１」を得、これをＢレジスタにセツトする。
そして上記ＡレジスタとＢレジスタにセツトさ
れた「Ｃ」と「１」を加算して、判定結果
「Ｄ」が得られる。
ｘ軸＝「３」、ｙ軸「８」のとき
まずｙ軸のアドレス「８」により判定テーブ
ルより「８」を得、これをＡレジスタにセツト
する。次にｘ軸のアドレス「５」により判定テ
ーブルより「４」を得る。この「４」を２ビツ
トシフトにより1/4して「１」を得、これをＢ
レジスタにセツトする。そしてこれらのＡレジ
スタおよびＢレジスタにセツトされた「４」と
「１」を加算して「５」を得ることができ、第
２図ハの判定テーブルと同一の判定結果が得ら
れる。
ルより「８」を得、これをＡレジスタにセツト
する。次にｘ軸のアドレス「５」により判定テ
ーブルより「４」を得る。この「４」を２ビツ
トシフトにより1/4して「１」を得、これをＢ
レジスタにセツトする。そしてこれらのＡレジ
スタおよびＢレジスタにセツトされた「４」と
「１」を加算して「５」を得ることができ、第
２図ハの判定テーブルと同一の判定結果が得ら
れる。
次に第３図に示す本発明の動作について、第４
図のフローチヤートにより説明する。
図のフローチヤートにより説明する。
(1) 受信信号が復調回路１０で復調されてｘ軸成
分、ｙ軸成分に分離され、これが自動等化器１
１により歪が等化され、この自動等化器１１か
らの出力によるｘ軸成分、ｙ軸成分が判定テー
ブル参照回路１２に入力される。まず切換回路
がそれぞれｂ側に接続され、ｙ軸成分の絶対値
で、テーブル参照回路１２に内臓された第３図
ロに示す判定テーブルが参照される。
分、ｙ軸成分に分離され、これが自動等化器１
１により歪が等化され、この自動等化器１１か
らの出力によるｘ軸成分、ｙ軸成分が判定テー
ブル参照回路１２に入力される。まず切換回路
がそれぞれｂ側に接続され、ｙ軸成分の絶対値
で、テーブル参照回路１２に内臓された第３図
ロに示す判定テーブルが参照される。
(2) この判定テーブルの参照結果がＡレジスタ１
３に保持される。
３に保持される。
(3) 次に切換回路がａ側に接続されｘ軸成分の絶
対値で判定テーブルが参照される。
対値で判定テーブルが参照される。
(4) この参照結果が２ビツトシフト回路１４によ
り２ビツトシフトされて1/4の値になり、これ
がＢレジスタ15にセツトされる。
り２ビツトシフトされて1/4の値になり、これ
がＢレジスタ15にセツトされる。
(5) 上記(2)においてＡレジスタ１３にセツトされ
たデータと、上記(4)にてＢレジスタ１５にセツ
トされたデータ加算回路１６にて加算され、そ
のｘ軸成分とｙ軸成分のそれぞれの絶対値によ
る信号点が得られる。
たデータと、上記(4)にてＢレジスタ１５にセツ
トされたデータ加算回路１６にて加算され、そ
のｘ軸成分とｙ軸成分のそれぞれの絶対値によ
る信号点が得られる。
このようにして得られた16個の信号点は、その
ｘ軸成分、ｙ軸成分の符号によりどの象限のもの
が識別され、このようにして64個の信号点のどれ
に対するデータか判定できる。
ｘ軸成分、ｙ軸成分の符号によりどの象限のもの
が識別され、このようにして64個の信号点のどれ
に対するデータか判定できる。
上記説明ではｙ軸成分を先に参照した例につい
て説明したが、勿論、ｘ軸、ｙ軸のいずれの成分
を先に参照してもよい。
て説明したが、勿論、ｘ軸、ｙ軸のいずれの成分
を先に参照してもよい。
本発明によれば14.4Kbit／ｓのモデムにおい
て、従来256バイト必要とした判定テーブルの容
量をわずかに16バイトとすることができるので、
モデムにおける判定テーブルの大きさの負担を非
常に軽くすることができる。
て、従来256バイト必要とした判定テーブルの容
量をわずかに16バイトとすることができるので、
モデムにおける判定テーブルの大きさの負担を非
常に軽くすることができる。
第１図は14.4Kbit／ｓのモデムの信号点の１
例、第２図イはｘ軸成分ｙ軸成分の１例、同ロは
従来の判定用ROMのサイズ、同ハは従来の判定
テーブル、第３図イは本発明の一実施例構成図、
同ロは本発明に使用する判定テーブルの１例、第
４図は本発明の動作説明図である。 図中、１０は復調回路、１１は自動等化器、１
２は判定テーブル、１３はＡレジスタ、１４は２
ビツトシフト回路、１５はＢレジスタ、１６は加
算回路を示す。
例、第２図イはｘ軸成分ｙ軸成分の１例、同ロは
従来の判定用ROMのサイズ、同ハは従来の判定
テーブル、第３図イは本発明の一実施例構成図、
同ロは本発明に使用する判定テーブルの１例、第
４図は本発明の動作説明図である。 図中、１０は復調回路、１１は自動等化器、１
２は判定テーブル、１３はＡレジスタ、１４は２
ビツトシフト回路、１５はＢレジスタ、１６は加
算回路を示す。
Claims (1)
- １ 入力信号を復調してｘ成分とｙ成分を抽出
し、このｘ成分とｙ成分により指示された位置に
より信号点を判定する受信信号判定方式におい
て、ｘ成分またはｙ成分のいずれかの一方の成分
がとり得る値を記憶した判定テーブルと、２ビツ
トシフト回路と、加算回路を設け、上記一方の成
分を用いて判定テーブルより得られた第１データ
と、上記一方の成分が示す値を用いて前記判定テ
ーブルより得られたデータを２ビツトシフトした
第２データとを加算することにより受信信号の信
号点を判定するようにしたことを特徴とする受信
信号判定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58184004A JPS6075156A (ja) | 1983-09-30 | 1983-09-30 | 受信信号判定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58184004A JPS6075156A (ja) | 1983-09-30 | 1983-09-30 | 受信信号判定方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6075156A JPS6075156A (ja) | 1985-04-27 |
| JPH0149223B2 true JPH0149223B2 (ja) | 1989-10-24 |
Family
ID=16145634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58184004A Granted JPS6075156A (ja) | 1983-09-30 | 1983-09-30 | 受信信号判定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6075156A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0471920U (ja) * | 1990-05-11 | 1992-06-25 |
-
1983
- 1983-09-30 JP JP58184004A patent/JPS6075156A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0471920U (ja) * | 1990-05-11 | 1992-06-25 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6075156A (ja) | 1985-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0398729B1 (en) | Processor modem | |
| JPH06216651A (ja) | デジタルｆｍ復調装置 | |
| JPH05292135A (ja) | デジタル変調器 | |
| JP2574441B2 (ja) | ディジタル復調装置 | |
| US3914691A (en) | Repositioning of equalizer tap-gain coefficients | |
| JP2794964B2 (ja) | 制御信号発生回路 | |
| US7480338B2 (en) | Constellation mapping apparatus and method | |
| US4047153A (en) | Statistical data detection method and apparatus | |
| US5515400A (en) | Method for arranging signal points in a quadrature amplitude modulation/demodulation system | |
| US5535244A (en) | Digital modulating/demodulating apparatus and a digital demodulating apparatus | |
| JPS6075156A (ja) | 受信信号判定方式 | |
| JPH02179145A (ja) | 直交振幅変調によるデータ伝送方法およびその装置 | |
| US5245632A (en) | Synchronous FSK detection | |
| JPS5854703B2 (ja) | 判定回路 | |
| JPS6412646A (en) | Dpsk demodulation system | |
| JP3159324B2 (ja) | ディジタル復調装置 | |
| CA1303140C (en) | Method for recovering a control signal for controlling the phase of a local carrier signal | |
| JPS6342992B2 (ja) | ||
| JPH06268701A (ja) | 位相偏移変調信号の復調方法及び復調回路 | |
| JP3260873B2 (ja) | １／４πＱＰＳＫ変調器 | |
| JPS60170851U (ja) | シフトオ−バ−フロ−検出回路 | |
| JPS60150359A (ja) | 両側波帯−直交搬送波変調方式 | |
| JP2797223B2 (ja) | π／４シフトＱＰＳＫ変調器用ベースバンド波形生成回路 | |
| JPH0423649A (ja) | 判定信号発生回路 | |
| JPH0234553B2 (ja) |