JPH0150004B2 - - Google Patents
Info
- Publication number
- JPH0150004B2 JPH0150004B2 JP15985482A JP15985482A JPH0150004B2 JP H0150004 B2 JPH0150004 B2 JP H0150004B2 JP 15985482 A JP15985482 A JP 15985482A JP 15985482 A JP15985482 A JP 15985482A JP H0150004 B2 JPH0150004 B2 JP H0150004B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- peak shift
- order
- type low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000013016 damping Methods 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 230000004069 differentiation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10212—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter compensation for data shift, e.g. pulse-crowding effects
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
産業上の利用分野
本発明は、磁気記録装置、主にデイスク装置、
フレキシブルデイスク装置のヘツド再生出力読出
回路に用い、再生出力のピーク位置の偏移を補償
するピークシフト補償回路に関するものである。 従来例の構成とその問題点 第１図は従来のピークシフト補償回路の一例で
ある。１は入力端、２はマツチング抵抗、３は遅
延線、４はレベル調整器、５は差動アンプ、６は
出力端である。差動アンプ５の（＋）側入力端に
は、入力信号のTd遅延した信号が入力され、差
動アンプ（−）側入力端には入力信号と開放端Ｂ
で全反射し、整合端Ａに2xTd遅延して戻る信号
との合成信号をレベル調整して入力される。総合
的にはTd遅延信号が元信号と2xTd遅延信号によ
り差分がとられ、孤立波時間幅の狭小化が行なわ
れ、隣接ビツトへの影響を減少させ、ピークシフ
ト補償回路として働く。 しかしながら、上記従来例においては、フレキ
シブルデイスク装置の様に250K〜500Kビツト／
秒程度と転送周波数が比較的遅い場合、遅延線遅
延時間は１〜４マイクロ秒と大きくなり、遅延線
形状の増大となり、回路基板に占める面積が大き
くなり、かつコスト高になるという欠点を有して
いる。 第２の従来例を第２図に示す。７は入力端、
８，１０，１２はコンデンサ、９はインダクタン
ス、１４は切換スイツチ、１５は出力端であり、
低域波回路（以下LPFという）を構成してい
る。ピークシフトが比較的大きなデイスク内周側
では、切換スイツチ１４によりカツトオフ周波数
を高くなる様にLPF特性を設定し、信号通過周
波数帯域を広げ、回路上発生するピークシフトを
極力抑える。一方、比較的ピークシフトの小さい
デイスク外周側の場合は、切換スイツチ１４によ
り、カツトオフ周波数を下げ、ピークシフトより
も信号対雑音比の向上を優先させる回路として働
く。スイツチフイルタともいう。 しかしながらこの回路は、カツトオフ周波数の
切換は可能であるが、群遅延特性を一定にできず
波形歪みを発生し、特にピーク検出回路の微分後
出力の平担部、いわゆるドループが増大すること
になりピーク検出マージンが低下するという欠点
を有する。 発明の目的 本発明は上記従来の欠点を除去し、波形歪みが
少なく、かつ回路構成が簡単なピークシフト補償
回路を提供するものである。 発明の構成 本発明は、上記目的を達成するために、１次
LC型遅延等価回路と１次LC型低域波回路とを
切換可能とするとともに、この回路部にインピー
ダンス変換回路を挾んで１次LC型低域波回路
を縦続接続することを特徴とするものである。 実施例の説明 まず、本発明の基本的な構成、作用効果につい
て説明する。 磁気記録再生出力の分解能の高い波形は、第３
図に示す様に、基本波１６と奇数次高調波、特に
第３次高調波１７との合成波１８と考えられる。
分解能が悪化するとパターン組合せによりピーク
シフトが増加する。これは孤立波出力の時間的な
広がりが隣接ピークの位置偏移を発生させ、第３
図では、第３高調波成分１７が小さくなることに
相当する。従つて逆に第３次高調波を強調するこ
とにより孤立波は狭小になりピークシフトの発生
は減少することになる。但し、ここで重要なこと
は、第３次高調波強調回路は、基本波に対して
又、第３高調波に対しても等しい遅延時間特性を
要求される。群遅延が一定でないと、孤立波の時
間的な前後のバランスがくずれ、第２の従来例に
指摘したドループの増大につながる。 本発明は、第３高調波の増大と一定群遅延を満
足させてピークシフトの補償をする回路と、通常
LPF回路とを切換え構成する回路を提供するも
のであり、以下に本発明の一実施例について第４
図とともに説明する。第４図において、ヘツド１
９からの再生出力は差動アンプ２０により増幅さ
れピークシフト補償回路に入る。外部信号PC−
１，PC―２を零レベルにすると、トランジスタ
２９，３０以前の回路は、第５図に示す１次
LCR型LPF回路になり、PC―１＋PC―２を高イ
ンピーダンスにすると、第６図に示す、１次LC
型遅延等化回路になる。前者の場合第４図に示す
回路はエミツタフオロワを挾んでLPFとLPFの
縦続になりピークシフト補償オフの状態であり、
デイスク外周例にて使用する。後者の場合は、遅
延等化回路とLPFの縦続になりピークシフト補
償オンの状態であり、デイスの内周側で用いられ
る。ピークシフト補償オフのとき第４図において
トランジスタ２９，３０からなるエミツタフオロ
ワを挾んで前段、後段とも同じ１次LPF回路で
あり、前段のダンピング定数K1、固有周波数01、
後段のそれぞれをK2，02とすると、
フレキシブルデイスク装置のヘツド再生出力読出
回路に用い、再生出力のピーク位置の偏移を補償
するピークシフト補償回路に関するものである。 従来例の構成とその問題点 第１図は従来のピークシフト補償回路の一例で
ある。１は入力端、２はマツチング抵抗、３は遅
延線、４はレベル調整器、５は差動アンプ、６は
出力端である。差動アンプ５の（＋）側入力端に
は、入力信号のTd遅延した信号が入力され、差
動アンプ（−）側入力端には入力信号と開放端Ｂ
で全反射し、整合端Ａに2xTd遅延して戻る信号
との合成信号をレベル調整して入力される。総合
的にはTd遅延信号が元信号と2xTd遅延信号によ
り差分がとられ、孤立波時間幅の狭小化が行なわ
れ、隣接ビツトへの影響を減少させ、ピークシフ
ト補償回路として働く。 しかしながら、上記従来例においては、フレキ
シブルデイスク装置の様に250K〜500Kビツト／
秒程度と転送周波数が比較的遅い場合、遅延線遅
延時間は１〜４マイクロ秒と大きくなり、遅延線
形状の増大となり、回路基板に占める面積が大き
くなり、かつコスト高になるという欠点を有して
いる。 第２の従来例を第２図に示す。７は入力端、
８，１０，１２はコンデンサ、９はインダクタン
ス、１４は切換スイツチ、１５は出力端であり、
低域波回路（以下LPFという）を構成してい
る。ピークシフトが比較的大きなデイスク内周側
では、切換スイツチ１４によりカツトオフ周波数
を高くなる様にLPF特性を設定し、信号通過周
波数帯域を広げ、回路上発生するピークシフトを
極力抑える。一方、比較的ピークシフトの小さい
デイスク外周側の場合は、切換スイツチ１４によ
り、カツトオフ周波数を下げ、ピークシフトより
も信号対雑音比の向上を優先させる回路として働
く。スイツチフイルタともいう。 しかしながらこの回路は、カツトオフ周波数の
切換は可能であるが、群遅延特性を一定にできず
波形歪みを発生し、特にピーク検出回路の微分後
出力の平担部、いわゆるドループが増大すること
になりピーク検出マージンが低下するという欠点
を有する。 発明の目的 本発明は上記従来の欠点を除去し、波形歪みが
少なく、かつ回路構成が簡単なピークシフト補償
回路を提供するものである。 発明の構成 本発明は、上記目的を達成するために、１次
LC型遅延等価回路と１次LC型低域波回路とを
切換可能とするとともに、この回路部にインピー
ダンス変換回路を挾んで１次LC型低域波回路
を縦続接続することを特徴とするものである。 実施例の説明 まず、本発明の基本的な構成、作用効果につい
て説明する。 磁気記録再生出力の分解能の高い波形は、第３
図に示す様に、基本波１６と奇数次高調波、特に
第３次高調波１７との合成波１８と考えられる。
分解能が悪化するとパターン組合せによりピーク
シフトが増加する。これは孤立波出力の時間的な
広がりが隣接ピークの位置偏移を発生させ、第３
図では、第３高調波成分１７が小さくなることに
相当する。従つて逆に第３次高調波を強調するこ
とにより孤立波は狭小になりピークシフトの発生
は減少することになる。但し、ここで重要なこと
は、第３次高調波強調回路は、基本波に対して
又、第３高調波に対しても等しい遅延時間特性を
要求される。群遅延が一定でないと、孤立波の時
間的な前後のバランスがくずれ、第２の従来例に
指摘したドループの増大につながる。 本発明は、第３高調波の増大と一定群遅延を満
足させてピークシフトの補償をする回路と、通常
LPF回路とを切換え構成する回路を提供するも
のであり、以下に本発明の一実施例について第４
図とともに説明する。第４図において、ヘツド１
９からの再生出力は差動アンプ２０により増幅さ
れピークシフト補償回路に入る。外部信号PC−
１，PC―２を零レベルにすると、トランジスタ
２９，３０以前の回路は、第５図に示す１次
LCR型LPF回路になり、PC―１＋PC―２を高イ
ンピーダンスにすると、第６図に示す、１次LC
型遅延等化回路になる。前者の場合第４図に示す
回路はエミツタフオロワを挾んでLPFとLPFの
縦続になりピークシフト補償オフの状態であり、
デイスク外周例にて使用する。後者の場合は、遅
延等化回路とLPFの縦続になりピークシフト補
償オンの状態であり、デイスの内周側で用いられ
る。ピークシフト補償オフのとき第４図において
トランジスタ２９，３０からなるエミツタフオロ
ワを挾んで前段、後段とも同じ１次LPF回路で
あり、前段のダンピング定数K1、固有周波数01、
後段のそれぞれをK2，02とすると、
【式】
【式】であ
らわせる。この形のLPFの周波数特性を第７図
に示す。ダンピング定数が0.7〜0.8のとき群遅延
一定の周波数帯域が最も広くなる。又固有周波数
近傍の利得を強調するにはダンピング定数を0.6
以下にすれば可能である。ピークシフト補償オン
の場合、前段は第６図に示す遅延等化回路になる
が、第８図に周波数特性を示す様に、位相、遅延
時間に関しては第７図のLPF時と全く同一であ
る。利得についてはＫ＝1.0で１になり完全な位
相等化回路となる。以上から第４図の構成にて補
償オン、オフにかかわらず群遅延特性を一定にし
て、かつ補償オンのとき、高域利得を強調し（又
はカツトオフ周波数を高くし）補償オフ時には、
カツトオフ周波数を下げることは可能である。以
上の特性を第９図に示す。前段の固有周波数01
と後段の固有周波数02を01＝0.8とし、前段のダ
ンピングが定数K1＝1.0後段のダンピング定数K2
＝0.45としてピーキングをさせると、第９図から
ピークシフト補償オフのとき前段の利得３７、後
段の利得３８、総合利得３９となる。又遅延時間
は前段４０、後段４１、総合４２となりカツトオ
フ周波数近傍まで十分一定である。ピークシフト
補償オン時、総合利得は３８、総合遅延時間は補
償オフ時と同じ４２であり群遅延一定範囲の広い
特性を得られる。 発明の効果 本発明は上記のような構成であり、本発明によ
れば以下に示す効果が得られるものである。 ａ 補償オン、オフ切換により群遅延特性は一定
であるので、波形歪みの少いピークシフト補償
回路を実現できる。 ｂ １次LCRフイルタ２段からなる組合せであ
るので簡単に回路を構成できる利点を有する。
に示す。ダンピング定数が0.7〜0.8のとき群遅延
一定の周波数帯域が最も広くなる。又固有周波数
近傍の利得を強調するにはダンピング定数を0.6
以下にすれば可能である。ピークシフト補償オン
の場合、前段は第６図に示す遅延等化回路になる
が、第８図に周波数特性を示す様に、位相、遅延
時間に関しては第７図のLPF時と全く同一であ
る。利得についてはＫ＝1.0で１になり完全な位
相等化回路となる。以上から第４図の構成にて補
償オン、オフにかかわらず群遅延特性を一定にし
て、かつ補償オンのとき、高域利得を強調し（又
はカツトオフ周波数を高くし）補償オフ時には、
カツトオフ周波数を下げることは可能である。以
上の特性を第９図に示す。前段の固有周波数01
と後段の固有周波数02を01＝0.8とし、前段のダ
ンピングが定数K1＝1.0後段のダンピング定数K2
＝0.45としてピーキングをさせると、第９図から
ピークシフト補償オフのとき前段の利得３７、後
段の利得３８、総合利得３９となる。又遅延時間
は前段４０、後段４１、総合４２となりカツトオ
フ周波数近傍まで十分一定である。ピークシフト
補償オン時、総合利得は３８、総合遅延時間は補
償オフ時と同じ４２であり群遅延一定範囲の広い
特性を得られる。 発明の効果 本発明は上記のような構成であり、本発明によ
れば以下に示す効果が得られるものである。 ａ 補償オン、オフ切換により群遅延特性は一定
であるので、波形歪みの少いピークシフト補償
回路を実現できる。 ｂ １次LCRフイルタ２段からなる組合せであ
るので簡単に回路を構成できる利点を有する。
第１図は従来のピークシフト補償回路の回路
図、第２図は従来の他のピークシフト補償回路の
回路図、第３図は再生出力の周波数成分と合成波
の波形図、第４図は本発明の一実施例におけるピ
ークシフト補償回路の回路図、第５図は同実施例
の前段フイルタ部の補償オフ時の等価回路図、第
６図は同実施例の前段フイルタ部の補償オン時の
等価回路図、第７図は１次LCR型LPFの周波数
特性、第８図は１次LC型遅延等化回路の周波数
特性、第９図は本発明一実施例の周波数特性であ
る。 １９……ヘツド、２０……差動アンプ、２１，
２２……トランジスタ、２３，２４……インダク
タンス、２５，２６……コンデンサ、２７，２８
……抵抗、２９，３０……トランジスタ、３１，
３２……インダクタンス、３３……コンデンサ、
３４，３５……抵抗、３６……差動アンプ。
図、第２図は従来の他のピークシフト補償回路の
回路図、第３図は再生出力の周波数成分と合成波
の波形図、第４図は本発明の一実施例におけるピ
ークシフト補償回路の回路図、第５図は同実施例
の前段フイルタ部の補償オフ時の等価回路図、第
６図は同実施例の前段フイルタ部の補償オン時の
等価回路図、第７図は１次LCR型LPFの周波数
特性、第８図は１次LC型遅延等化回路の周波数
特性、第９図は本発明一実施例の周波数特性であ
る。 １９……ヘツド、２０……差動アンプ、２１，
２２……トランジスタ、２３，２４……インダク
タンス、２５，２６……コンデンサ、２７，２８
……抵抗、２９，３０……トランジスタ、３１，
３２……インダクタンス、３３……コンデンサ、
３４，３５……抵抗、３６……差動アンプ。
Claims (1)
- 【特許請求の範囲】 １ 外部信号により１次LC型遅延等化回路と１
次LC型低域波回路とのいずれかに回路構成を
切換えることが可能な回路部に、インピーダンス
変換回路を挾んで、１次LC型低域波回路を縦
続接続してなるピークシフト補償回路。 ２ 回路部が１次LC型低域波回路を構成した
場合、その固有周波数を01、ダンピング定数を
K1とし、後段の１次LC型低域波回路の固有周
波数を02、ダンピング定数をK2とすると、01／
02＝0.7〜0.9、（K1＋K2）／2＝0.6〜0.9とした特
許請求の範囲第１項記載のピークシフト補償回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57159854A JPS5948811A (ja) | 1982-09-14 | 1982-09-14 | ピ−クシフト補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57159854A JPS5948811A (ja) | 1982-09-14 | 1982-09-14 | ピ−クシフト補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5948811A JPS5948811A (ja) | 1984-03-21 |
| JPH0150004B2 true JPH0150004B2 (ja) | 1989-10-26 |
Family
ID=15702676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57159854A Granted JPS5948811A (ja) | 1982-09-14 | 1982-09-14 | ピ−クシフト補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5948811A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6344026B2 (ja) * | 2014-04-14 | 2018-06-20 | コニカミノルタ株式会社 | 超音波探触子及び超音波画像診断装置 |
-
1982
- 1982-09-14 JP JP57159854A patent/JPS5948811A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5948811A (ja) | 1984-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE32132E (en) | Video signal play-back circuit | |
| JPH0150004B2 (ja) | ||
| US4297660A (en) | Electric circuit using surface acoustic wave device | |
| JP3024714B2 (ja) | リミッタ増幅器 | |
| JP3370045B2 (ja) | 時定数切換回路および波形成形回路 | |
| JP2872514B2 (ja) | ノイズ低減再生増幅器 | |
| JPS644363B2 (ja) | ||
| JP2833932B2 (ja) | ノンリニアエンファシス回路 | |
| JPH0376058A (ja) | 磁気データ再生回路 | |
| JPS6123856Y2 (ja) | ||
| JP3880129B2 (ja) | インダクタ回路及びフィルタ | |
| JPH042493Y2 (ja) | ||
| JPH0447765Y2 (ja) | ||
| JPS636938Y2 (ja) | ||
| JP2692077B2 (ja) | ダブルカセツトテープレコーダ | |
| JPS628964B2 (ja) | ||
| JPH0316683B2 (ja) | ||
| JPH0427213Y2 (ja) | ||
| JPS5822351Y2 (ja) | 信号伝送装置 | |
| JPH03205994A (ja) | クロマ信号のエンファシス・ディエンファシス回路 | |
| JPS623931Y2 (ja) | ||
| JPS62285588A (ja) | 等化回路装置 | |
| JPH07244805A (ja) | 再生入力増幅回路及びｖｔｒ | |
| JPS62249576A (ja) | ビデオ信号再生増幅回路 | |
| JPS6142890B2 (ja) |