JPH01501111A - ディジタル処理を伴う周波数変調されたアナログ信号の受信方法及びそれを実行するための装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ディジタル処理を伴う周波数変調されたアナログ信号の受信方法及びそれを実行 するための装置技術分野 本発明はラジオ受信技術に関するものであり、特には、周波数変調されたアナロ グ信号をディジタル処理しながらその信号を受信する方法及び該方法を実行する ための装置に関するものである。

従来の技術 周波数変調された信号をオーディオ信号に変換するための従来の方法（Ｌ、Ｍ、 Ｘｏｈｏｎｏｖｉｃｈ、”５ｔｅｒｅｏｆｏｎｉｃｈｅｓｋｏｅ　ｒａｄｉｏｖ ｅｓ−ｃｈｅｎｉｅ″、ｊ１ｏｓｃｏｅｙ＋５ｖｙａｚ　Ｐｕｂｌｉｓｈｅｒｓ 、ｐ、１２．１９７４）は発生されたオーディオ周波数信号の変調と増幅がその 後に続く、ラジオ周波数信号を中間周波数（Ｉ　Ｆ）信号に変換することを含ん でいる。

ステレオ受信の場合には、付加的な操作が実行される。：即ち復調後、信号は左 側チャネルと右側チャネルに対応するそれぞれの成分に分割される。

この方法は簡単であるがオーディオ周波数の周波数変調と増幅についての特別な 特性に基因してオーディオ信号のひずみ（ｄｉｓｔｏｒｔｉｏｎ）を発生させる 。この分野で知られていることは、機関誌「ナハリヒテンテクニソシェライトシ ュリフト」（Ｎａｃｈｒｉｃｈｔｅｎ　ｔｅｃｈｎｉｓｃｈｅ　Ｌｅｉｔｓｃｈ ｒｉｆｔ）Ｂｄ　３６（１９８３）Ｒｅｆｔ　１２）において発行された文献「 アインディジターレルディモジュレーターフユーイクイディスクントアブゲトー レＦＭシグナルＪ　（Ｅｉｎ　ｄｉｇｉｔａｔｅｒ　Ｄｅａ＋ｏｄｕｌａｔｏｒ 　ｆｉｉｒ　ａｑｕｉｄｉｓｔａｎｔ　ａｂｇｅ−ｔｏｔｅｌｅ　ＦＭ−ｓｉｇ ｎａｌｅ）に示されている周波数変調されたアナログ信号の受信方法である。こ の方法によれば、周波数変調されたアナログ信号は中間周波数信号に変換される 。

ｆ＝ｆ、±Δｆ　、　・−−−−−−−−−−−−−−−−−−−（１）ここで ｆ、は変調されていないＩＦ倍信号周波数である；ΔｆはＩＦ倍信号周波数偏移 である。この信号はアナログ−ディジタル変換をうけ、さらに１つのＩＦ周期中 に少くとも３個の変換（サンプリング）が実行される。次にこのようにして得ら れたディジタル信号は次式に従って処理される。

ここでω−２πｆはサンプリング周期Ｔ、毎の瞬時周波数である、 Ｔ４は２つの隣接するサンプリングの間の時間即ちサンプリング周期である、 Ａ　＋　、　Ａ　ｚ　、Ａ　ｘは互に継続されている３つの連続したサンプルに おけるコード値である。

その後、信号は逆変換（ディジタル−アナログ）を受けそれによって聞くための 拡声機の端子に直接供給されることが出来る。

従来の技術の方法を使用してディジタル信号を発生しようとするならば、ＩＦ倍 信号２回変換することが必要とされる。

更に非線型ひずみとノイズを減少させるため、変換は４からＩＩＭ）ｌｚの高い 中間周波数で実施されている。従って、偏移の高度に正確な測定をうるために、 マルチディシフトコ・−ドが要求され、有用な情報はそのコードの最下位の数字 にのみ含まれている。

この分野において知られていることは、周波数変調されたアナログ信号を受信す る方法を実行するための装置であり〔機関誌“ナハリヒテンテクニソシュライト ”（“Ｎａｃｈｒｉｃｈｔｅｎｔｅｃｈｎｉｓｃｈｅ　Ｌｅｉｔ”　Ｂｄ　２６ （１９８３）Ｒｅｆｔ　１２）で発行された文献“アインディジターレディモジ ニレーターフユーイクイデイクンスアブゲトテーレＰＭ−シグナーレ’（Ｅｉｎ 　ｄｉｇｉｔａｌｅｒ　Ｄｅａ＋ｏ−ｄｕｌａｔｏｒ　ｆｉｊｒ　ａｑｕｉｄｉ ｓｔａｎｔ　ａｂｇｅｔｏｔｅｌｅ　ＰＭ−ｓｉｇｎａｌｅ）参照〕−それは直 列に接続された周波数変調されたアナログ信号の変換のための変換器、アナログ −ディジタル変換器、処理装置とディジタル−アナログ変換器とを含んでいる。

変換器（Ｃｏｎ−νｅｒ　ｔｅｒ）から出力される周波数変調されたアナログ信 号はアーナログーディジタル変換器の入力に供給され、そこでディジタル信号に 変換される。次でディジタル信号は処理装置（Ｐｒｏ−ｃｅｓｓｏｒ）により第 （２）式に従って処理され次で逆のディジタル−アナログ変換処理を受ける。

公知の食間は変調された信号の中には有効な情報の比率が低かったため低い精度 の測定しか出来なかった。更に加えるに、４から１１ＭＨｚの範囲における高周 波において操作するという必要性は装置を高価なものとし又複雑なものとする。

発明の開示 本発明の基本的目的はディジタル処理を伴った周波数変調されたアナログ信号の 受信方法であって、ＩＦ信号周波数偏移のコードへの有効な直接的変換と復調さ れた信号における受信方法を提供するものであり又、この方法を有効に実行する ための簡単なデザインと合理的な価格をもち、かつ測定に対する高度な正確性と かかる方法を実行するだめの最適な手段とを確実なものとしうる装置を提供する ものである。

本目的は、アナログ信号が中間周波数アナログ信号に変換され、かつ該中間周波 数は ｆ＝ｆ、±Δｆ１　−曲面・・曲面　（１）に等しいものであって、ここでｆｏ はＩＦ倍信号変調前の周波数であり、ΔｆはＩＦ倍信号周波数偏移であり、一方 ＩＦアナログ信号はディジタル信号に変換される如きディジタル処理を伴った周 波数変調されたアナログ信号の受信方法を提供することによって達成される。本 発明に従えば、ディジタル信号はＩＦアナログ信号を中間周波数に等しい繰り返 し周波数（ｒｅｐｅｔｉｔｉｏｎ　ｆｒｅｑｕｅｎｃｙ）を持ったパルス列に変 換することにより得られ、このようにして得られたパルス列はそのパルス期間が Ｔ＝ｔ　−ｋに等しい新しいパルス列を得るために周期的にｋの倍数で分割され るもので、ここにおいてｔ＝１／ｆはＩＦ周期の現在値であり；各々の規則的な 分割サイクルはＩＦアナログ信号のサンプリングに対する規則的な周期の開始に 応答する瞬間に開始されるものであり、又新しいパルス列の各々のパルスは新し いパルス列の各々のパルスの期間に対応するディジタルコードを形成するために 使用され、それは次で次式により示されるｆ／にと等しい周波数に比例するコー ドに変換される。

Ｎ　Ｆ＝ｍ／Ｎ７　・川−・−・・−曲　（３）ここでＮ、は周波数Ｆ＝ｆ／ｋ に比例するコードであり、Ｎアは新しいパルス列の各パルスの期間に比例するコ ードであり、ｍはスケールファクターであり；次で、ｆ／にと等しい周波数とＩ Ｆ倍信号変調されていない周波数に対応するコードの差としてのＩＦ信号偏移に 比例するコードが形成されると云うディジタル処理を伴った周波数変調アナログ 信号の受信方法を提供することにより達成される。

ポーラ変調発振を有するシステムにおけるステレオ周波数変調アナログ信号を受 信するためにＩＦアナログ信号をサンプリングする周期は副仔送波周波数の周期 の半分と等しいように選択され、サンプリング周期は副搬送波の周波数の極限値 によって時間が定められ又ディジタル信号は各サンプリング周期によって形成さ れる。パイロットトーンを有するシステムにおけるステレオ周波数変調アナログ 信号の受信のために、ＩＦアナログ信号のサンプリング周期は当該トーンの周期 の４分の１に等しく取られ、サンプリング周期は二重パイロットトーン周波数の 極限値と同調させられ、又、ディジタル信号は各サンプリング周期により形成さ れる。

信号の受信方法を実行するための装置が、周波数変調アナログ信号を中間周波数 信号に変換する変換器を含んでおり、本発明に従えば更に、一方の入力は周波数 変調アナログ信号を中間周波数信号に変換する変換器の出力に接続されており、 又他方の入力は共通バスに接続されている比較器（ｃｏａ＋ｐａｒａ−ｔｏｒ） 　ｖその入力が比較器の出力に接続されている周波数分割器、そのデーター人力 が周波数分割器の出力と接続されているパルス長測定ユニ７）、その入力がパル ス長測定ユニットの出力と接続されている処理袋ｇ　（ｐｒｏｃｅｓｓｏｒ）　 、その入力が処理装置の出力と接続され又その出力は当装置の出力となっている 信号分割器、及び制御入力は比較器の出力と接続されており又１つの出力は周波 数分割器、パルス長測定ユニット及び処理装置の制御入力と接続され一方性の出 力は信号分割器ユニットの個々のクロンクパルス入力と接続されているクロック パルス発生器とから構成されているという事実にもとづくことにより達成される のである。請求された発明はアナログ信号をディジタル信号に変換するについて の精度を向上するため又デザインを簡素化し又ｇＷのコストを低減させるため、 復調された信号のひずみを減少するだけでなく、ＩＦ信号偏移のコードへの直接 的な変換を実行することを可能とするものである。

図面の簡単な説明 本発明は添付の図面を参照しながら実施例の形で更に説明される。

第１図は本発明に係るディジタル処理を伴った周波数変調アナログ信号の受信装 置についてのブロックダイアグラムを示す。

第２図は本発明に係る周波数変調アナログ信号をＩＦ倍信号変換するために採用 された変換器のブロックダイアグラムを示す。

第３図は本発明に係るパルス長測定ユニットのブロックダイアグラムを示す。

第４図は本発明に係るクロックパルス発生器のブロックダイアグラムを示す。

第５図は本発明に係る請求された装置の操作を図説する時間ダイアグラムを表わ している。

第６図は本発明に係るクロックパルス発生器の操作を図説する時間ダイアグラム を表わしている。

発明の好ましい具体例 周波数変調されたアナログ信号の受信に間する請求された方法は次のようにして 実行される。

入力された周波数変調アナログ信号は中間周波数アナログ信号に変換される。

ｆヨｆ０±Δｆ　曲−曲・・・・曲　（１）ここでｆｏは未変ｉ［Ｉ　Ｆ信号の 周波数であり、ΔｆはＩＦ信号の偏移である。

その後、ＩＦアナログ信号ｆは例えば同じ周波数をもった方形波であるパルス列 に変換される。

次で得られたパルス列に対するファクターｋによる周期的な周波数分割（ｃｙｃ ｌｉｃ　ｆｒｅｑｕｅｎｃｙ　ｄｉｖｉｓｉｏｎ）が実行される。

ここで分割ファクターには以下の条件から決定されるものでｓｍｘ ９こでＴ、は中間周波数ｆのアナログ信号についてのサンプリング周期であり、 各々の次の分割サイクルは通常のサンプリング周期の開始に対応するその瞬間に 開始される。

その結果、パルス継続時間Ｔ＝ｔ−ｋを有し又反復周波数がＴ４に等しい新しい パルス列が得られる。その後、パルス継続時間Ｔ＝ｔ−ｋが各サンプル周期毎に 測定され、ここでｔ＝Ｉ／ｆは中間周波数ｆの周期における現在値であり、そし てＴに比例したバイナリ−ディジタルコードＮＴが形成される。

コードＮアは周波数Ｆ＝ｆ／ｋに比例するコードＮＦに変換され次で次式の関係 を介してＮ、に関係付けられる。

ここでｍは一定であるスケールファクターでありＩＦ倍信号無変調周波数１０に 比例するコードコンスクン）Ｎの同時減算、即ち Ｎ　ｒ　Ｎ　＝　ｌΔＮ　＋　−−−−−−−−−−−−−−−・−・　（５） を伴うものである。ここで信号ΔＮはｆｏからのｆの偏移により決定される。

このようにして中間周波数ｆを持った信号に対する偏移Δｆに比例するコードが 形成される。ポーラ変調発振を伴ったシステムにおけるステレオ周波数変調アナ ログ信号の受信のために副搬送波の周波数の周期Ｔ、の半分に等しいサンプリン グ周期Ｔ４は副搬送波の周波数の限界値と同期され、一方コードΔＮの形で得ら れた情報は順次右側チャネル及び左側チャネルを通して供給される。

パイロットトーンを有するシステムにおける信号の受信のために、パイロットト ーンの４分の１に等しいサンプリング周期Ｔ、はダブルパイロットトーン周波数 の限界値に同期せしめられる。

ΔＮがΔｆに比例すると仮定すると次式が得られる。

１゜ ｔ。

ここでＮ　Ｔ＊＊Ｘ　＋　ＮＴ。＋ＮＮＴｉｎはパルス期間Ｔの最大値、通常値 及び最小値に対応するコード等価（ｃｏｄｅ　ｅｑｕｉｖａｌｅｎｔｓ）であり 、 Δｔ、はｆ−Δｆに対応する周期増分であり、Δｔ２はｆ＋Δｆに対応する周期 増分であり、ｔ、は無変調周波数ｆ・の周期であり ｔｌは基準周波数ｆ、の周期である。

このケースにおいて、 ここでＮ　Ｆ＋＋＋ｉｍ　＊　Ｎ　Ｆｏ　＋　Ｎ　Ｆａｍｘは周波数ｆに対する 最小ｆ　ｓｉ、。

の値、無変調ｆ０の値及び最大ｆい□の値に対応するコード等価（ｃｏｄｅ　ｅ ｑｕｉｖａｌｅｎｔｓ）である。

ｍは一定であるスケールファクターでありＮＴに数学的に等しくなるように便宜 的に決定されるものである。即ち１゜ ｆ、ｉ、−ｆｏ−Δｆは周波数ｆの最小値であり、ｆ　ｅｒａｘ＝　ｆ　Ｏ＋Δ ｆは周波数ｆの最大値である。

無変調周波数ｆ、に比例するコード周波数Ｎの減算後、周波数ｆに対する最大の 増加をもったコードΔＮＩに対する表示は次式に示される。

ｆに対する最大の減少を持つコードΔＮ、の表示は次式に示される。

このようにしてΔＮＩに対する表示はΔＮｔの表示と一致する。即ち ΔＮ＋＝ΔＮｚ＝ΔＮ　−−−−−・・−・−・・−・　（１１）１ΔＮ１＝ｃ ・Δｆ　・−・−・−・−・−・・・・−（１２）最後の式から、コードΔＮは Δｆに比例することが明らかである。コードΔＮのΔｆに対する比例的な依存性 は本発明の請求に係る方法によって処理された出力信号に非線形ひずみが存在し ないことを示している。第８式を考慮すれば、コード１ΔＮ１に対する最終的な 表示は次のような形をとるこのようにして、中間周波数を伴った信号の偏移に比 例するディジタル信号が得られるのである。

この請求されている方法を実行するための装置は、周波数変調アナログ信号を中 間周波数信号に変換するために採用されタコンハーター■（第１図）を含んでお り、コンバーターの入力は当該装置に対する入力であり一方コンバーターの出力 は他の入力４が共通バスと接続されている比較器３の一つの入力２に接続されて いる。

比較器３の出力はその出力がパルス長測定ユニット６のデーター人力と接続され ている周波数分割器に接続されている。

該装置は又、その入力がパルス長測定ユニット６の出力と接続されており、一方 その出力が、その出力が当該装置の出力となっている、信号分割ユニット８の入 力と接続されている処理装置！　（ｐｒｏｃｅｓｓｏｒ）　７を含んでいる。

全てのこれ等のユニット１．２，３，４，５，６，７．８は当該装置の測定部を 形成している。

当該装置のトラッキング部はクロックパルス発生器９により構成されており、そ の制御入力は比較器３の出力と接続されるとともにその出力１０と１１とは信号 分割ユニット８の個々のクロック入力と接続されており、一方その出力１２は周 波数分割器５、パルス長測定ユニット６及び処理装置７の制御入力に接続されて いる。

変換器１は例えば第２図に示すような即ち周波数変換器１３とこれと直列に接続 された全波整流器１４を含んだものから形成されていても良い。

周波数分割器１３は入力信号と周波数選定が後に伴う、局部発信器の信号とを掛 は合せるマルチプライヤ−として作動する回路に基づくものであってもよい。（ Ｖ、Ｖ、Ｐａ５ｈｋｏｖ著″Ｒａｄｉｏ　ｐｒｉｅｍｎｙｅ　ｕｓｔｒｏｙｓｔ ｖａ″、ｍｏｓｃｏｗ、Ｒａｄｉｏ　ｉ　５ｖｙａｚ　Ｐｕｂ−１ｉｓｈｅｒｓ 、１９８４．ｐ、１３９．Ｆｉｇｓ　５．３０及び５．３１参照）偏移を２倍に するために使用される整流器１４は上記と同じ本のｐａｇｅ　１８９第６．３２ 図に述べられている。

比較器３（第１図）はビー、ケー、ネステレンコ著になる本“インテグラルニエ オペラトジオニエウジリテリ、（Ｉｎｔｅ−ｇｒａｌｎｙｅ　ｏｐｅｒａｔｓｉ ｏｎｎｙｅ　ｕｓｉｌｉｔａｌｉ　（ｓｐｒａｖｏｃｈｎｏｅ　ｐｏｓｏｂｉｅ ｐｏ　ｐｒｉｍｅｎｅｎｉｙｕ））　ＩＩエネルゴッダント（Ｅｎｅｒｇｏｉｚ ｄａｔ）　１９８２＋ｐ、１２０に述べられているものと同一のものであっても 良い。

周波数分割器５は例えば“環状計数器”（ｒｉｎｇ　ｃｏｕｎｔｅｒ）原理にも とづ（Ｋ＝ｎをもつシフトカウンターで、ビーヴイータラプリン著になる本“ス プラホチェニ７クポインテグラルニムミクロスキーマン”　（Ｓｐｏｒａｖｏｃ ｈｎｉｋ　ｐｏ　ｉｎｔｅｇｒａｌｎｙｍ　ｍｉｋｒｏ−ｓｋｈｅｍａｎ）モス コー、エナジアバブリフシャーズ（Ｅｎｅｒｇｉａ　Ｐｕｂ−１ｉｓｈｅｒｓ） １９８１．ｐ、７１７．Ｆｉｇ　５−２１６に説明されているものと類似のもの に作られてもよい。この場合には、然しなから出力信号は出力Ｑ、から取り出さ れなければならず、第１トリガーのデーター人力りは出力Ｑ７ではなく出力百７ に接続されていなければならず、又加えるに、全てのトリガーは第１トリガーの セツティングを含めて入力“Ｒ”によりセントされなければならず一方上記にリ ストされている図においては第１トリガーは“Ｓ”入力によりセットされている 。

パルス長測定ユニット６の可能性ある具体例の１つは第３図に示されている。ユ ニット６のデーター人力は基準周波数パルス発生器２０のトリガー人力に接続さ れるのみならずＡＮＤ論理回路１６　、１７　、１８　、１９の結合人力１５に 直接接続されている。パルス発生器２０の出力はＡＮＤ回路１６の入力２１に直 接接続されており又直列に接続されている遅延ライン２２の入力と直接接続され ている。

各遅延ライン２２の出力はＡＮＤ回路１７　、１８　、１９の入力２３に接続さ れている。ＡＮＤ回路１６の出力はカウンター２４の相補入力（ｃｏｍｐｌｅａ ＋ｅｎｔｉｎｇ　１ｎｐｕｔ）と接続されており、一方性のＡＮＤ回路１７　、 １８　、１９の出力は、順方向出力がジョンソンコード（Ｊｏｈｎｓｏｎ　ｃｏ ｄｅ）をバイナリ−コードに変換するために用いられている変換器２６の入力と 接続しているＲ５−トリガー２５のＳ入力と個々に接続されている。全てのＲ３ −トリガー２５のセツティング用のＲ入力は結合されユニット６の制御入力に接 続されている。変換器２６の出力とカウンター２４の出力とはパルス長測定ユニ ット６のデーター出力である。

処理装置７は予めプログラムされた一定の記憶装置の形に形成されていてもよい 。（ｃｏｎｓｔａｎｔ　５ｅｎｓｏｒｙ　ｄｅｖｉｃｅ）（Ａ、Ｇ　Ａｌｅｋｓ ｅｅｎｋｏ　ａｎｄ　１．１．Ｓｈａｇｕｒｉｎ著、”Ｍｉｋｒｏｓｋｈｅｍｏ ｔｅｋｈｎｉｋａ”。

Ｍｏｓｃｏｗ、Ｒａｄｉｏ　ｉ　５ｖｙａｚ　Ｐｕｂｌｉｓｈｅｒｓ、１９８２ ．ｐ、２７参照）ハードウェアーとしての具体例としては、処理袋Ｒ７例えばｍ ・１／Ｎｒの操作を実行するＲＯＭ装置（Ｆ、Ｍｅｉｚｄａ、　”Ｉｎｔｅｇｒ ａｌｎｙｅｓｋｈｅｍｙ、ｔｅｋｈｎｏｌｏｇｉｙａ　ｉ　ｐｒｉｍｅｎｅｎ３ ｅ”、Ｍｏｓｃｏｗ、Ｍｉｒ　Ｐｕｂｌｉｓｈｅｒｓ。

１９８１、Ｐ１６０．Ｆｉｇ　５．３４参照）及び減算器として作用する一致型 加算器（ｃｏｉｎｃｉｄｅｎｃｅ−ｔｙｐｅ　ａｄｄｅｒ）を基礎としたマルチ プライヤ−（Ｖ、Ｇｏｌｄｓｗａｒｄ、”Ｐｒｏｅｋｔｉｒｏｖａｎｉｅ　ｔｓ ｙｆｒｏｕｙｋｈ　ｌｏｇｉｃｈｅｓｋ−４ｋｈ　ｕｓｔｒｏｉｓｔｖｅ″Ｍｏ ｓｃｏｗ、Ｍａｓｈｉｎｏｓｌｒｏｅｎｉｅ　Ｐｕｂｌｉｓｈｅｒｓ、１９８５ ゜ｐ、６６、Ｆｉｇ４．７）の形において形成されてもよい。ＲＯＭ装置に基づ いたマルチプライヤ−は分割用の演算自動装置（Ｏｐｅｒａ−ｔｉｏｎａｌ　ａ ｕｔｏｍａｔｉｏｎ　ｆｏｒ　ｄｉｖｉｓｉｏｎ）により置換られてもよい。

（Ｓ、Ａ、Ｍａｙｏｒｏｖ　ａｎｄ　Ｇ、１．Ｎｏｖｉｋｏｖ＋“Ｐｒ１ｎｔｓ ｉｐｙ　ｏｒｇａｎｉｚａｔｓｉｉｔｓｉｆｒｏｖｙｋｈ　ｍａｓｈｉｎ”、Ｌ ｅｎｉｎｇｒａｄ、Ｍａｓｈｉｎｏｓｔｒｏｅｎｉｅ　Ｐａｂｌｉｓｈｅｒｓ。

１９７４、ｐ、３０５．Ｆｉｇ８．１０参照）信号分割ユニット８（第１図）は 右側と左側のチャネルのための２個の個別のレジスターから構成されている。各 レジスターのデーター人力は処理袋Ｗ７の出力に接続されており、一方りロフク 入力はクロックパルス発生器９の対応する出力と接続されている。かかるレジス ターはビー、ヴイー、タラバリンの著になる本「スプラホクニフクボインテグラ ルニムミクロスキマム」（“５ｐｒａｖｏｃｈｎｉｋ　ｐｏ　ｉｎｔｅｇｒａｌ ｎｙｓ　ｍ１ｋｒｏ−ｓｋｈｅ　ｍａｆｉ″ｂｙ　Ｂ、Ｖ、Ｔａｒａｂｉｎ）　 （モスコー、エネルジアパブリシャー、１９８１．ｐ、７２５．Ｆｉｇ５−２２ ８）に記載されている。

クロックパルス発生器９は第４図に示されるように構成されてもよい、この場合 以下の部品要素が直列に接続されて構成されている。即ち入力が当該発生器９０ 入力である周波数検出器２７、フィルター２８、及び順方向出力が駆動されたマ ルチバイブレーク−３０（ｄｒｉｖｅｎ　ｍｕｔｌｉｖｉｂｒａｔｏｒ）と短パ ルス整形器（ｓｈｏｒｔ　ｐｕｌｓｅ　５ｈａｐｅｒ）　３１と接続されている 比較器２９とである。該比較器２９の逆方向出力は駆動されたマルチバイブレー ク−３２と短パルス整形器３３とに接続されている。駆動されたマルチバイブレ ーク−３２と３０の出力はそれぞれ発生器９の出力１０と１１であり、一方整形 器３１と３３の出力はその出力が発生器９の出力１２であるＡＮＤ回路３４０入 力と接続されている。

周波数検知器２７は例えばヴイー、ヴイー、パルシコフ著になる本「ラジオプリ ームニエウストロイスタファＪ　（Ｖ、Ｖ。

Ｐａ１ｓｈｋｏｖ”Ｒａｄｉｏｐｒｉｅｍｎｙｅ　ｕｓｔｒｏｉｓｔｖａ’）モ スコー、ラジオイースフヤツパブリシ＋　（Ｒａｄｉｏ　ｉ　５ｖｙａｚ　Ｐｕ ｂｌｉｓｈｅｒｓ）１９８４゜ｐ、２１４．Ｆｉｇ７．２８に従ったパルスカウ ンターとして作られたものであってもよい。

フィルター２８は例えばピ・エム・ツムリン著になる零「ステレオデコデエリー Ｊ　（Ｐ、Ｍ、Ｚｈｍｉｒｉｎ、　”５ｔｅｒｅｏｄｅｋｏｄｅｒｙ”。

モスコー、スフヤツバブリシ−？　−（Ｓｖｙａｚ　Ｐｕｂｌ　１ｓｈｅｒｓ） 　＋　１９８０＋ｐ、２２．Ｆｉｇ４，７に記載されているように副搬送波に一 致させるように作られてもよい。

比較器２９は比較器２（第１図）と同じものであってもよい。短パルス整形器３ １．３３（第４図）は論理素子にもとづいた微分回路の形において作られたもの であってもよい。そのような回路はティー、エム、マガクハヤン著の本「インテ クラルニエミクロスケミイＪ　（Ｔ、Ｍ、Ａｇａｋｈａｙａｎ、“Ｉｎ　ｔｅｇ ｒａ　ｌ　ｎｙｅ園ｉｋｒｏｓｋｈｅｍｙ”）モスコー、エネルゴイズダフトバ ブリシャーズ（Ｅｎｅｒｇｏｉｚｄａｔ　Ｐｕｂｌ　１ｓｈｅｒｓ）　＋　１９ ８３＋　ｐ、４４２＋　Ｆｉｇｓｌｏ、　１０ａに説明されておりその使用はＡ ＮＤゲートから成るものである（反転なしで）。駆動されるマルチバイブレーク −３０、３２はイー、エーコルムベット著になる零「タイメリーｊ　（Ｅ、Ａ、 Ｋｏｌｍｂｅｔ。

Ｔａｉｍｅｒｙ’）モスコー、ラジオイー、スフヤッパブリフシャーズ（Ｒａｄ ｉｏ　ｉ　５ｖｙａｚ　Ｐｕｂｌｉｓｈｅｒｓ）、１９８３．Ｎｏ、３９．ｐ、 ３２．Ｆｉｇ２．８に記載されている装置の形成において作られたものであって もよい。

第５図は請求されている装置の作動を説明している時間ダイアグラムを表わして いる。

各チャートは次のことを示している。

（ａ）は反復周波数が中間周波数ｆに等しい方形波パルス列から構成されている 比較器３（第１図）の出力信号である。

（ｂ）は間隔（ｄｕｒａｔｉｏｎ）　Ｔをもった方形パルス列から構成されてい る周波数分割器５　（第１図）の出力信号である。

（ｃ）は時間τ。、τ１．τ２・・・τイにおける発生器９の出力１２（第１図 ）に発生するもので、かつ間隔Ｔ４により互に隔てられた短い方形パルスの連続 により構成されている出力信号である。

（ｄ）　、　（ｅ）は発生器９における出力１０と１１（第１図）において、時 間ｒｌ、ｒ！＋１１＋１２における発生信号をそれぞれ示している。！ｉ？ち時 間ｒ１とｒ２は信号分割ユニット８（第１図）の右側チャネルレジスターに出力 データーを記録する時間に対応しており、一方時間Ｉ　Ｉｎ　ｌ　ｚ（第５図（ ｅ））は左側チャネルレジスターに出力データーを記録する時間に対応している 。

Ｄは規則的な変換サイクル（ｒｅｇｕｌａｒ　ｃｏｎｖｅｒｓｉｏｎ　ｃｙｃｌ ｅ）のために要求される時間間隔である。

第６図はクロックパルス発生器９　（第１図）を作動を説明している時間ダイア グラムを示している。

カーブ（ｃｕｒｖｅ）　６　ａは比較器３の出力から発生器９（第１図）の入力 に供給される信号を示しており、この信号はその反復周波数が中間周波数ｆと等 しい方形波パルス列である。

カーブ（ｃｕｒｖｅ）　６　ｂはフィルター２８（第４図）の出力において形成 される信号を示すものであって、ポーラ−変調された波形を構成している。

カーブ６Ｃ及び６ｄは比較器２９（第４図）の順方向及び反転出力において形成 される信号を示しておりかつ各信号は互にＴ４だけ相対的にシフトされている方 形波パルス列からなっている。

カーブ６ｅ、６ｆ、６ｇはカーブ５ｃ、５ｄ、５ｅ　（第５図（ｃ）　、　（ｄ ）　、　（ｅ）　）により示される信号とそれぞれ一致している信号を示してい る。

定常状態におけるディジタル処理を伴った周波数変調されたアナログ信号の受信 方法を実行するための請求された装置についてその操作を以下に説明する。第１ に、最も可能性の高い技術としてステレオ信号の変換を考え次でモノフォニック 装置（＋ｍｏｎｏｐｈｏｎｉｃ　ｄｅｖｉｃｅ）についての話をするために行わ れる全ての単純化について説明する。

より良い理解の為に、本装置の測定部分の操作はトラフキング部分の操作とは別 に検討される。

変換器１　（第１図）の入力に加えられた周波数変調アナログ信号は中間周波数 信号ｆ＝ｆ、±Δｆに変換され、全波整流器１４（第２図）を通して比較器３　 （第１図）の入力に供給される。そしてこの信号は比較器３０入力において二重 偏移即ちΔｆ’−２・Δｆ１をもった信号を得ることを可能とする。

比較器３の出力において、その周波数パラメーターが比較器３　（第１図）の入 力信号のパラメーターに適切である方形パルス列（第５図（ａ））が形成され、 一方これ等のパルスの増幅パラメーターはユニット５．６，７．８．９における 論理素子の作動に要求される電圧レベルに対応している。

比較器３の出力信号は周波数分割器５により分割ファクターＫ　（Ｋ＝一定）を 用いて処理される。ここでＫの値は次の条件により決定される。

Ｋ　”　Ｌ　ｍａｗ　＜　Ｔ４　・−・−−〜−−−−−−−−−−・　（１４ ）ここでｔ□、は比較器３の出力におけるパルスの最大期間である。

次の分割サイクルとそれに続くパルス長測定の時に、周波数分割器５とパルス長 測定ユニット６とが時間τ。（第５図（Ｃ））における発生器９の出力１２（第 １図）に形成されるパルスにより作動の準備がなされる。このパルスは反復周期 は１／Ｔ４である。

このパルスによって駆動されることにより、周波数分割器５　（第１図）は規則 的な分割サイクルを開始する。（サンブリング周期Ｔ、の間にその入力にに個の パルスが印加されると期間Ｔをもったパルスが周波数分割器の出力に形成される 。

このパルスの期間（ｄｕｒａｔｉｏｎ）　Ｔは時間間隔Ｔの範囲内において基準 周波数ｆ、のパルス数をカウントすることによりユニット６内で測定される。

このコードＮＴは処理装置７の入力に印加され、処理装置では各規則的サイクル において（サンプリング周期Ｔ４毎に）次式の形において変換操作を実行する。

ｔ ここでｍはスケールファクターで一定である。

Ｎは一定で、中間周波数ｆをもった信号の未変調周波数ｆ０の値に比例するコー ドである。

Ｎ、は測定されたパルス長に比例するコードである。

Ｎは中間周波数ｆをもつ信号の偏移Δｆに比例するコードである。

処理装置７がマルチプライヤ−と減算器として作動しかつ上記マルチプライヤ− と直列に接続されている一致加算器（ｃｏｉｎ　ｃｉｄｅｎｃｅ　ａｄｄｅｒ） の形に作られている場合、コードＮ。

給され又サンプリング周期Ｔ４毎の中間周波数ｆの瞬時値に比例する出力コード Ｎ、を発生する。次でコードＮがこのコードＮ１から加算器の手段によって減算 される。

コードＮは、コードＮの値に対応する程度において、そのレベルが加算器の入力 に接続されている素子の論理“０”及び“１”レベルに相当するｄ　、電圧源の 助けによって形成されうる。このように、各サンプリング周期Ｔ４毎に処理装置 ７の出力において、Δｆに比例するコードΔＮが形成され、それは右側及び左側 チャネルからなる２つのレジスターを含む信号分割ユニット８のデーター人力に 印加される。

コードΔＮの値は、発生器９（第１図）の出力１０と１１において形成されるパ ルスによりこれ等のレジスターに１　／　Ｔ　ａに等しい周波数をもって交互に 記録される。このコードはこの装置の出力情報である。

次のサイクルにおいては、上記の処理が時間τ１（第５図（Ｃ））においてパル スが現われることから開始されて繰返される。

１つの変換サイクルが実行される間の時間間隔の期間り第５図（ｄ）　、　（ｅ ））は次の条件より選択される。

Ｋ−ｔ□、＜Ｄ−Ｔ４　・・−・−・・−・−−−−一−・・−・　（１６）本 装置のトラッキング部分即ちクロックパルス発生器９（第４図）の操作は次のよ うに実行される。

１つの反復周波数が中間周波数ｆ　（第６図（ａ））に等しい方形波パルス列か らなる信号が比較器５（第１図）の出力から発生器９の入力に加えられる。この 信号が周波数検知器２７（第４図）とフィルター２８において処理された後、そ れはポーラ−変調発振（第６図（ｂ））に変換される。

この信号は比較器２９（第４図）の入力に供給されその順方向と反転方向の出力 における信号は第６図（ｃ）及び（ｄ）に示されている。

比較器２９（第４図）の順方向出力において形成された信号はその期間が駆動さ れるマルチバイブレーク−３０（第４図）の手段によって要求される値に減少さ れる時間Ｄ（第６図（ｅ）参照）だけ遅延され又第６図（ｅ）に示されている形 をとる。比較器３０　（第４図）の反転出力において形成され駆動マルチバイプ レークー３２により処理された信号は第６図（ｆ）に示されている。これ等の両 信号は第６図（ｅ）と（ｆ）において示される方法において結果的に（ｉｎ　ｔ ｉｍｅ）分布せしめられており、又それ等は信号分割ユニット８　（第１図）の 対応するレジスターに出力データーをレコードするパルスである。

比較器２９（第４図）の順方向出力及び反転出力において形成される信号はそれ ぞれ個別に対応する短パルス整形器３１及び３３の入力に印加され、又次でこれ 等の整形器の出力からの信号はＯＲ回路３４を通して発生器９の出力１２に向う 、これ等の各信号は請求されている装置の操作の規則的なサイクルをスタートさ せる。

発生器９の出力１０　、１１及び１２において形成されるパルスの期間Ｔ、は次 式を満足するような程度でなければならない。

Ｄ＋Ｔ、≦ｔ　、　−−−−−−−−−−−−−−（１７）この場合パルスの最 小値は情報を信号分割ユニット８　（第１図）に記録するために又周波数分割器 ５、ユニット６及び処理袋Ｗ７をリセットするために要求される期間によって決 定される。

このように、操作に関する説明から、次のことが云える、即ち、本システムの各 サイクル（サンプリング周期Ｔ４）における測定部分は未変調周波数ｆ、からの 周波数偏移の瞬時値（サンプリング周ＭＴ６毎の）に比例するコードΔＮを決定 し、一方トラッキング部分は測定に関する各規則的なサイクルをその限界値近く に位置する副搬送波の周波数の半周期の間隔内で実行する。

副搬送波の周波数信号の代りにパイロットトーンをもったステレオシステムにお いては、パイロットトーン信号は基準発振（ｒｅｆｅｒｅｎｃｅ　ｏｓｃｉｌｌ ａｔｉｏｎ）として使用され、それからクロック信号が形成される。

上記のシステムがモノラル信号の受信のために使用される時、該装置は非同期モ ードに変更される。全てのクロックパルスの時間分布は第５図及び第６図に示す ように同一に維持される。

請求された装置において、ディジタル信号が中間周波数信号から直接形成される 。

１つの変換を除外すること一周波数変調−は偏移Δｆの測定の精度を向上させ、 更に装置の簡素化とコストの低減を促進させる。

以下ポーラ変調された発振を有するシステムのケースについて実施例を提供する 。この実施例においては周波数ｆ：の真の値を周波数変調された信号についての 標準パラメーター（このシステムのための）と値１ΔＮ＋＝２”について評価し た。

Ｎ　＝５１２＝　２−’が置火偏移Δｆに比例するコード等価（ｃｏｄｅ　ｅｑ ｕｉｖａｌｅｎｔ）であるとする。

ｎ−１０がディジタルバイナリ−コードのワード長である。

Δｆ　＝　５０　Ｘ　１０’）Ｉｚが周波数偏移である。

ｆ　ｏ　＝４６５　Ｘ　１０’）Ｉｚが未変調周波数である。

Ｔ　ａ　＝　１５．６２５　ｘ　１０−　ｂがサンプリング周期である。

Ｐ＝８が遅延要素の数である。

ｔｘは１つの遅延要素の遅延時間である。

式（４）から次のようになる に＝５と仮定し、式（１３）を使用して、次式を得、に至る。或は偏移を考慮し て ＝　２００　Ｘ　１０’Ｈｚ この値はエミッター結合トランジスター論理回路の素子にもとづく装置の実行に 対して完全に受け入れ可能なものである。

基準周波数ｆ；の真の値は この値はショントキーバリャーダイオードを有するトランジスター−トランジス ター論理回路をもつ装置の実行に際して完全に受け入れ可能なものであり、一方 エミフター結合論理回路の使用は付加的に少くとも１つのディジットにより偏移 Δｆの測定精度を向上させ、ディシフトの数を最大ｎ＝１１まで増加させること を可能としている。

産業上の利用可能性 請求されている発明はこの変調にもとづいたビデオ記録システムにおける周波数 変調された信号を復調するためのみならず、ＳＥＣＡＭシステムにおけるクロミ ナンス副搬送波の復調のため或は周波数変調信号の受信のための受信器を構成す る時に使用されてもよい。

メーー＼ へ　３　Ｃ−心 ζゴ 国際調査報告

Claims (4)

【特許請求の範囲】
1. １．周波数変調されたアナログ信号が ｆ＝ｆｏ±Δｆ、■（１）に等しい 中間周波数（ｆ）アナログ信号に変換されたものであって、ここでｆｏはＩＦ信 号の変調前の周波数であり、Δｆは中間周波数信号の周波数偏移であり、一方中 間周波数（ｆ）のアナログ信号はディジタル信号に変換される如きディジタル処 理を伴った周波数変調されたアナログ信号の受信方法において、ディジタル信号 を得るために中間周波数（ｆ）のアナログ信号は中間周波数に等しい繰り返し周 波数（ｆ）を持ったパルス列に変換され、得られたパルス列の周波数は周期的に Ｋの倍数で分割されそれにより、その期間（Ｔ）がＴ＝ｔ・Ｋに等しい新しいパ ルス列を得るものであり、ここにおいてｔ＝Ｉ／ｆは中間周波数（ｆ）周期の電 流値であり；各々の規則的な分割サイクルは中間周波数（ｆ）アナログ信号のサ ンプリングに対する規則的な周期（Ｔｄ）の開始に応答する瞬間に開始されるも のであり、又新しいパルス列の各々のパルスは新しいパルス列の各々のパルスの 期間（Ｔ）に対応するディジタルコード（ＮＴ）を形成するために使用され、そ れは次で次式により示されるｆ／Ｋと等しい周波数（ｆ／ｋ）に比例するコード （ＮＦ）に変換される。 ＮＦ＝ｍ／ＮＴ■（３） ｍはスケールファクターであり；次いで、ｆ／Ｋと等しい周波数（Ｆ）と中間周 波数（ｆ）信号の未変調の周波数（ｆ。）とに対応するコード（ＮＦとＮ）の差 として中間周波数信号偏移（Δｆ）に比例するコード（ΔＮ）を形成することを 特徴とするディジタル処理を伴った周波数変調アナログ信号の受信方法。
2. ２．ポーラ変調発振を有するシステムにおけるステレオ周波数変調アナログ信号 を受信するために中間周波数（ｆ）アナログ信号をサンプリングする周期（Ｔｄ ）は副搬送波周波数の周期の半分（Ｔｐ）と等しいように選択され、サンプリン グ周期（Ｔｄ）は副搬送波の周波数の極限値に同期され又ディジタル信号は各サ ンプリング周期（Ｔｄ）によって形成されることを特徴とする請求の範囲第１項 記載の方法。
3. ３．パイロットトーン有するるシステムにおけるステレオ周波数変調アナログ信 号の受信のために、中間周波数（ｆ）アナログ信号のサンプリング周期（Ｔｄ） は当該バイロットトーンの周期（Ｔｐ）の４分の１に等しくなるように選択され サンプリング周期（Ｔｄ）は二重パイロットトーン周波数の極限値と同期させら れ、又、ディジタル信号は各サンプリング周期（Ｔｄ）により形成されることを 特徴とする請求の範囲第１項記載の方法。
4. ４．周波数変調アナログ信号を中間周波数（ｆ）信号に変換する変換器（１）を 含んでいる装置であって更に該装置は一方の入力（２）は周波数変調信号を中間 周波数信号（ｆ）に変換する変換器（１）の出力に接続されており、又他方の入 力（４）は共通バスに接続されている比較器（３）；その入力が比較器（３）の 出力に接続されている周波数分割器（５）、そのデーター入力が周波数分割器（ ５）の出力と接続されているパルス長測定ユニット（６）、その入力がパルス長 測定ユニット（６）の出力と接続されている処理装置（７）、その入力が処理装 置（７）の出力と接続され又そのユニット（８）の出力は当該装置の出力となっ ている信号分割器（８）、及びその制御入力は比較器（３）の出力と接続されて おり又その１つの出力は周波数分割器（５）、パルス長測定ユニット（６）及び 処理装置（７）の制御入力と接続され、一方他の出力（１０，１１）は信号分割 器ユニット（８）の個々のクロックパルス入力と接続されているクロックパルス 発生器（９）とから構成されていることを特徴とする請求の範囲第１項乃至第３ 項に記載の方法を実行するための装置。