JPH01501436A - ディジタル信号合成器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は一般に信号合成器に関し、さらに詳しく述べれば振動分析システムに用 いるのに適した可変、高品位、ディジタル合成駆動信号を供給する装置に関する 。

背景技術 標準的な振動分析システムでは、被試験装置はその所定の物理環境で正しく作動 するかどうかを決定するために広範囲に異なる振動条件にさらされる。要求され る振動条件は大きく変化することがあるので、振動分析システムは広範囲の駆動 信号を供給し侍るものでなければならない。

標準的な振動分析システムは、出力駆動信号と称する信号により駆動される直線 または回転アクチュエータを備えている台またはテーブルを含む。出力駆動信号 は非周期、周期、正弦、偽似ランダム、正弦およびノイズの混合などの信号であ ることができる。振動試験の精度は出力駆動信号を発生させる精度に左右される ので、広く変化する異なる特性を有する高品位出力駆動信号を供給することに多 大の努力が向けられてきた。

ごく最近、出力システム設計者たちは信号合成によってこの機能を果たそうと試 みた。このようなシステムでは、ディジタル駆動信号はディジタル・アナログ変 換器（ＤＡＣ）によりアナログ駆動信号に変換されてアナログ低域フィルタによ りフィルタされている。ディジタル駆動信号は毎秒Ｆｓのサンプリング速度でＤ ＡＣに提供される。

アナログ低域フィルタは普通、通過域リップル上０．１５デシベルおよび阻止域 減衰８０デシベルまたはそれより良好な高性能楕円フィルタである。

普通、出力駆動信号は特定な周波数範囲の信号として特徴づけられる。例えば、 周波数範囲４００Ｈｚの駆動信号は周波数のスペクトル含有４００Ｈ２までの信 号である。出力駆動信号発生システムでは、異なる各周波数範囲について別個の 駆動信号が供給されるのが普通である。特定の周波数範囲では、駆動信号は周波 数範囲内の最高周波数の少なくとも２倍に等しいサンプリング速度で所望の駆動 信号波形から得られるワードの形式のディジタル化された形で記憶される。

異なる周波数範囲の駆動信号を合成すべき場合、該周波数範囲の駆動信号に関す るディジタル化されたデータが該駆動信号のサンプリング速度でＤＡＣに供給さ れる。

周波数範囲の最高周波数で遮断周波数を有するアナログ・フィルタがそのとき使 用されて、ＤＡＣ変換工程で作られた和および差の項が除去される。こうして分 かるように、異なるフィルタ範囲内の信号が要求されるので、ＤＡＣのサンプリ ング周波数およびアナログ・フィルタの遮断周波数はしたがって変更されなけれ ばならない。

理論的には従来の出力駆動システムは良好な駆動信号を提供できるとされるが、 実際には現在の技術水準で重大な問題点が沢山ある。可変アナログ・フィルタは 大きな回路面積を使用し、複雑な構成を必要とする。さらに、ＤＡＣは所望の信 号の範囲を処理するに要する異なるサンプリング速度Ｆｓの範囲を越えて作動さ れなければならない。これはアナログ・フィルタおよびＤＡＣの両方に、またそ れらを使用すべきシステムにも重大な設計要求を課す。

狭い周波数範囲にわたって作動されかつスプライン・フィルタまたはそれと同様 のディジタル・フィルタを利用したと思われるＣ０ＤＥＣデバイスに使用された 専用の信号発生器構造も存在した。該ディジタル・フィルタは、固定変換速度の ディジタル・アナログ変換器および固定周波数のアナログ低域フィルタを伴って いた。しかし、かかるデバイスの信号要求の特殊性により、極めて制限された範 囲の信号が発生された。これらの構造は、使用されるディジタル・フィルタの通 過域／阻止域特性およびディジタル・アナログ変換器の変換効果により受け入れ られないレベルのスプリアス信号を受ける。これらの構造は広範囲の補間係数に 順応できず、一般的に言って、一般信号分析に適さない信号を発生していた。こ のような構造の性質ゆえに、受は入れられる水準の性能を達成するためには許容 できない程度の大きな計算負荷を必要とする結果となった。

１艶立１１ 先行技術の信号合成法の上記その他の問題点は、信号が所定のサンプリング速度 でディジタル表示を有する基本レベル信号から合成される、分析周波数まで選択 可能な範囲を持つ指定された信号を合成する方法および装置であって、固定変換 速度で作動し、信号のディジタル表示をアナログの形に変換する装置と、変換速 度に対応するサンプリング速度を持つように基本レベル信号のディジタル表示を 補間すると同時に平たん通過域リップルおよび強い阻止域減衰を達成し、さらに 補間されたディジタル表示を変換装置に供給するディジタル・フィルタ装置であ り、供給される補間の量は変換速度を所定のサンプリング速度で割ることによっ て定められる前記ディジタル・フィルタ装置と、分析周波数に対応する周波数で 固定される遮断周波数を持ちかつ変換装置に結合されて分析周波数を越える周波 数を抑制するフィルタ装置と、を含む前記方法および装置に係る本発明によって 克服される。

もつと一般的に述べれば、本発明は補間するディジタル・フィルタおよび１個の 固定周波数アナログ・フィルタの組合せを利用する高性能で、処理効率の高い、 フィルタ式の、多範囲ディジタル・アナログ変換法を提供する。

本発明による方法および装置は可変帯域幅、高水準の性能、高スプリアス周波数 排除の、しかも容易に実施できる、ディジタル信号を帯域制限されたアナログ信 号に変換することについて説明される。多位相補間ディジタル・フィルタ、固定 サンプリング速度のＤＡＣ、および固定周波数のアナログ低域出力フィルタが使 用されている。

多重縦続接続の多位相補間ディジタル・フィルタの使用は、大きな係数により計 算効果の高い補間を可能にする。

本発明は、楕円フィルタが高品位出力信号に必要な通過および阻止域特性を提供 することを認める。さらに、従来の楕円フィルタは１点出力対１点入力　（ｏｎ ｅ　ｐｏｉｎｔＯｕｔ　ｆｏｒ　ｏｎｅ　ｐｏｉｎｔ　ｉｎ）を供給するので補 間器として使用することができなくても、その伝達係数はディジタル・フィルタ の形で実施することができかつ補間器として使用できることが認められる。さら に詳しく述べれば、１列の並列な有限インパルス応答（ＦＩＲ）フィルタが使用 される。ＦＩＲフィルタは同じ入力信号で作動して、それぞれの出力信号を無限 インパルス応答（ＩＩＲ）ディジタル・フィルタに順次供給する。楕円フィルタ の伝達関数は極およびゼロの形で表わされるが、ただしゼロはＦＩＲフィルタの 並列バンクによって処理されかつ極は単一１１Ｒフイルタによって処理されるこ とが認められる。

したがって本発明の１つの目的は、広い周波数範囲にわたって多種多様の周期的 および非周期的信号を簡単かつ効果的に発生させる信号合成方法ならびに装置を 提供することである。

本発明のもう１つの目的は、ディジタル化された基本の駆動信号、選択可能な鰻 の補間を提供する補間ディジタル・フィルタ、固定サンプリング速度のＤＡＣ、 および固定遮断周波数アナログ低域フィルタ、を使用する出力駆動信号合成方法 ならびに装置を提供することである。

本発明のもう１つの目的は、ディジタル楕円フィルタが補間器として使用される 信号合成方法および装置を提供することである。

本発明のもう１つの目的は、容易かつ効果的に実施し得るディジタル楕円フィル タ構造を提供することである。

本発明のもう１つの目的は、容易かつ効果的に実施し得るディジタル楕円フィル タ方法および構造が楕円フィルタ伝達関数のすべてのゼロを使用する多位相ＦＩ Ｒ構造と、それに続く楕円フィルタ伝達関数のすべての極を使用するＩＩＲ構造 とを使用する前記方法および構造を提供することである。

本発明のもう１つの目的は、大きな補間係数を与えるとともに、積が所望の大き な補間係数に等しい複数個の低い補間係数のディジタル楕円フィルタ構造を縦続 接続することによって、多種多様の信号を合成するのに用いられる有効かつ簡単 なディジタル楕円フィルタを提供することである。

本発明の上記その他の目的、特徴および利点は本発明の好適実施例に関する下記 詳細な説明ならびに付図を見れば一段と容易に理解されると思う。

図面の簡単な説明 第１Ａ図は信号発生の従来の合成方法を簡略に示すブロック図である。

第１Ｂ図は、第１Ａ図の信号合成のいろいろな段階のスペクトル関係を示す。

第２図は本発明を簡略に示すブロック図である。

第３図は本発明のディジタル楕円機能により実行される補間機能を簡略に示す図 である。

第４図はフィルタ伝達関数が極およびゼロの形で表わされ、ゼロはＦＩＲ構造と して処理されかつ極はＩＩＲＩＩ！！３！！ｒとして処理される、本発明のディ ジタル楕円フィルタ構造の一般化された表現である。

第５図はＦＩＲ多位相構造がフィルタ伝達関数のすべてのゼロを使用しかつＩＩ Ｒ構造がフィルタ伝達関数のすべての極を使用する、本発明のディジタル楕円フ ィルタ構造の概念的ブロック図である。

第６図は簡単な、低補間係数段がどうやって大きな補間係数を提供し得るかを示 す簡略化されたブロック図である。

第７図は本発明による出力アーキテクチャの簡略化されたブロック図である。

第８図は本発明による２倍補間楕円ディジタル・フィルタの応答を示すグラフで ある。

第９図は本発明による５倍補間楕円ディジタル・フィルタの応答を示すグラフで ある。

好適な実施例の詳細な説明 第１Ａ図から、信号合成の従来の方法が示されている。

基本レベル信号のディジタル表示１０がＯＡＣ１２に供給されている。ディジタ ル表示は基本レベル信号の範囲内における最高周波数Ｆｃの２．５６倍のサンプ リング速度を有する。ＤＡＣ１２はＦｓ＝　２．５６　Ｆｃの可変サンプリング 速度で作動する。アナログ低域フィルタ（１４）の遮断周波数はＦｃである。Ｆ ｓは可変であり、ＦＣすなわち合成される信号の範囲内の最高周波数により選択 される。Ｆｃの範囲は５０Ｈ２から５ｋＨｚを越えることがある。こうしてＤＡ Ｃ（１２）は変更可能なサンプリング速度で作動可能でなければならず、またア ナログ低域フィルタ（１４）は可変遮断周波数を有しなければならない。

前の背景技術の項で説明した通り、第１Ａ図の構造は複雑で、サイズが大きく、 良好で反復性を欠き、高価である。

第１Ｂ図はＤＡＣ（１２）の出力、アナログ低域フィルタ（１４）の伝達関数、 および事象出力アナログ駆動信号のスペクトル関係を示す。一番左のグラフから 、ＤＡＣ（１２）の出力は２つのスペクトル群、すなわち１）合成すべき信号を 表わす群（１６）と、２）ＤＡＣ（１２）が行うサンプリング動作から生じる和 と差の項を表わす群（１８）と、を有することが分かる。中央のグラフはアナロ グ低域フィルタ（１４）の伝達関数（２０）を示す。

一番右のグラフはアナログ低域フィルタ（１４）からの出カスベクトル（２２） を示す。ＤＡＣ（１２）の多重通過域特性により残るスペクトル群の周波数レス ポンスの量は少し丸くなった部分があるのが認められ、またほぼＦｓを中心とし たスペクトル群はごく小さい量まで減少されているのが認められる。

第２図は本発明を簡略に示すブロック図である。基本レベル信号すなわちディジ タル駆動信号（１０）は、可変補間機能を与えるディジタル低域フィルタ（２４ ）に供給される。補間された基本レベル信号は、固定サンプリング速度を有する ＤＡＣ（２６）に印加される。補間された基本レベル信号はＤＡＣ（２６）によ りアナログ信号に変換されて、固定遮断周波数のアナログ低域フィルタ（２８） に印加される。

アナログ低域フィルタ（２８）の出力は所望のアナログ駆動信号となる。

ディジタル低域フィルタ（２４）は０．３ｄＢを越えない通過域リップルと６０ ｄＢを越える高阻止域減哀を有することが望ましい。

ディジタル低域フィルタ（２４）は、基本レベル信号のサンプリング速度をＤＡ Ｃ（２Ｇ）のサンプリング速度を２．５６で割った速度に変更するのに要する補 間の間に基づき遮断周波数が選択されたディジタル楕円フィルタであることが望 ましい。言うまでもなく、この係数２．５６は、サンプリング周波数Ｆｓが２Ｆ Ｃより大きいかそれに等しい場合、帯域制限フーリエ変換を有する連続信号Ｘｃ （ｎＴ）が等間隔のサンプルＸＣ（ｔ）から誤差なしに独特に再構成されると考 えられる周知のサンプリング定理の要求を満足するように選択される。こうして 言うまでもなく、２以上のこの他の係数が良好に使用される。実際に、２．５６ 以上の係数を用いると合成帯域幅を最も最適に利用できることが判明している。

本発明の構造が以前の方法と大きくことなることに注目しなくてはならない。例 えば、本発明は固定サンプリング周波数ＤＡＣを使用している。アナログ低域フ ィルタ（２８）も固定周波数フィルタである。ディジタル低域フィルタ（２４） によって供給される補間係数は異なるサンプリング速度でサンプリングされた信 号のディジタル表示の使用を可能にする。こうして、たとえ５０Ｈｚの正弦波が １２８サンプル／秒の速度でディジタル化され、かつ２００Ｈ２の正弦波が５（ １２）サンプル７秒の速度でディジタル化されても、アナログ低域フィルタ（２ ８）およびＤＡＣ（２Ｂ）は同じ固定速度で作動し、ＤＡＣ（２６）の変換速度 や低域フィルタ（２８）の遮断周波数を変える必要はない。供給される補間の彊 だけが変わり、このような量はＤＡＣ（２６）の変換速度を基本信号がディジタ ル化されたサンプリング速度で割ることによってめられる。

言うまでもなく、このような構造は補間の量を変えるとともにサンプルをメモリ から読み出したりディジタル低域フィルタ（２４）に供給する速度をも変えるこ とによって特定のサンプリング速度でディジタル化される特定波形の異なる周波 波の合成をも可能にする。

例えば、第３図はサンプリング速度「Ｓのディジタル時間系列（３０）、４対１ 補間器として作動するディジタル・フィルタ（３２）、補間された時間系列（３ ４）、およびサンプリング速度４Ｆｓで作動するＤＡＣ（３６）を示す。この例 では、ディジタル時間系列（３０）は１２８サンプル／秒のサンプリング速度［ Ｓで５０ｔｌｚ信号を表わすものと想定する。ＤＡＣ（３６）は４Ｆｓで作動し ているので、ＤＡＣ（３６）の出力が５０Ｈｚ信号となるように係数４による補 間のディジタル・フィルタが用いられる。補間された時間系列（３４）から見ら れるように、３個の補間されたサンプルが実際の各データ・サンプル間に供給さ れる。もしディジタル時間系列　、（３０）がサンプリング速度４ＦｓでＤＡＣ （３６）に直接加えられたならば、ＤＡＣ（３６）の出力には２００）１２の信 号が出力されるはずである。同様に、もしディジタル・フィルタ（３２）が２対 １補間器を使用し、かつディジタル時間系列（３０）の信号がＤＡＣ（３６）に 入力されたならば、ＤＡＣ（３６）の出力に１００Ｈ２信号が出力される。

こうして、第２図の構造は極めて用途が広く柔軟な信号合成構造を提供すること が理解されるはずである。このような構造に必要とされるのは、１１１１の固定 周波アナログ低域フィルタ（２８）のみである。さらに、アナログ低域フィルタ （２８）はＤＡＣ（２６）により作られるスプリアス信号をフィルタし除去する ように作動するので、その遮断すなわち分析周波数は高い値、すなわちＦｃ−２ ，５６Ｆｓ（ただしＦｓはＤＡＣ（２６）の変換周波数）であることが望ましい 。このような構造にすることでフィルタのサイズは減少する。さらに、ＤＡＣ（ ２６）は１つの周波数でのみ作動する必要がある。このことによって合成システ ムの複雑性、サイズおよび製造コストを大幅に減らすことができる。

ｙＩｌ論上、楕円ディジタル・フィルタを補間機能を提供するのに使用すること が知られている。例えば、１９８３年版、プンタイスーホール（Ｐｒｅｎｔｉｃ ｅ−Ｈａｌｌ）　、第１８９頁記載のりＯチア（Ｃｒｏｃｈｉｅｒｅ）およびラ ビナー（Ｒａｂｉｎｅｒ）手記による「マルチレート・ディジタル信号処理」参 照。

しかし、実際には、補間器としての楕円ディジタル・フィタは実理困難である。

本発明の好適な実施例では、独特な構造の補間ディジタル楕円フィルタが使用さ れ、すなわち多位相全ＩＦＩＲフィルタとそれにつづく全極１１Ｒデイジタル・ フィルタが使用されている。楕円フィルタの２変換は下記の４次式の形で表わさ れる ただしフィルタは第２Ｌ次フィルタ、「ｂ」およびｒａＪは係数を表わす。

さらに、本発明により、上記の式のゼロはＦＩＲの形で実行される一方、極はＩ ＩＲの形で実行される。これは第４図に示されており、この図において部分２は ゼロのＦＩＲ実行であり、部分Ｐは極のＩＩＲ実行である。ｒｈＪは上記式１の 分子における「ｂ」係数の関数である係数項である。ｒａＪは上記式１の分母の ｒａＪに対応する。

第４図において、（Ｘｎ）はディジタル駆動信号入力のゼロ・パッド型であり、 ただしト１ゼロはｘｎを構成するディジタル駆動信号の実際の各ワード間に挿入 され、またＮはめる補間の量に等しい。

本発明により、上記式１の分子のＦＩＲ形は多位相ＦＩＲフィルタ（４４）とし て実現し得ることも分かる。これは第５図に示されている。複数個の並列ＦＩＲ フィルタ・ブロック（３８）では各ブロックが同じ入力ザンブリング速度で同じ 入力信号信号χｎを受信することが理解される。各ブロック（３８）の出力は整 流機能（４０）により順次走査されて、多位相部分の並列通路の数に入力サンプ リング速度を掛けたものに等しい出力サンプリング速度で作動する全極１１Ｒフ イルタ（４２）に入力信号列ｙ。を供給する。ＩＩＲフィルタ（４２）は下記の 関係、すなわちを満足づる従来のＩＩＲ構造であって、上記式１０分母を実行す る。

上記クロデアおよびラビナーの［マルチレート・ディジタル信号処理」、第７９ 頁以下、は多位相ディジタル・フィルタの使用をＲ説している。

係数５による補間を供給する８次楕円フィルタ（Ｌ＝４）では、４個のブロック （３８）が使用される。各ブロック（３８）の伝ｙａ関数は下記の通りである： ｈ１−ＢＯ２Ｂ１１＋８０１Ｂ１２ ｈ２−８０１Ｂ２２＋８０２Ｂ２１＋８１１Ｂ１２ｈ３−８０１Ｂ３２＋８０２ Ｂ３１＋Ｂ１１Ｂ２２＋８２１８１２ｈ　−Ｂ０１Ｂ４２＋Ｂ０２Ｂ４１＋８１ １Ｂ３２＋８１２Ｂ３１＋Ｂ２１Ｂ２２ ｈ　″Ｂ　Ｂ　＋８１２Ｂ４１＋Ｂ２１Ｂ３２＋Ｂ２２Ｂ３１ｈ６−Ｂ２１Ｂ４ ２＋Ｂ２２Ｂ４１＋Ｂ５１Ｂ３２ｈ７　””　８３１８４２”　８３２Ｂ４１Ｂ ０１−ｂ０１ｂ０２ Ｂ１１−ｂ０２ｂ１１＋ｂ１２ｂ０１ Ｂ２１−ｂ０１ｂ２１＋ｂ１２ｂ１１＋ｂ２２ｂ０１Ｂ３１−ｂ１２ｂ２１＋ｂ ２２ｂ１１ Ｂ０２−ｂ０３ｂ０４ Ｂ１２＝ｂ０４ｂ２３＋ｂ１４ｂＯ３ Ｂ２２＝ｂ０４ｂ２３＋ｂ１４ｂ１３４−ｂ２４ｂ０３Ｂ３２＝ｂ１４ｂ２３＋ ｂ２４ｂ１３ Ｂ４２＝ｂ２４ｂ２３ 上記係数に関する実際の値（係数５による補間を提供する）は、Ｆｃ−４ＫＨｚ 　、　Ｆｓｂ　−６，２４ＫＨｚ、阻止域量−８１，９４／ｄＢ、通過域０．０ ０１９１、およびＬ−４とすれば、 係数２による補間では、８次楕円フィルタ構造が使用され、また本発明により下 記伝達関数を有する並列アームを持つニ Ｈ（ｚ）−ｈｏ＋ｉ２ｚ　＋ｈ４ｚ　＋ｈ６ｚただし係数ｒｈ　Ｊは上記５によ る補間の例で識別されたものと同じである。

上記係数に関する実際の値（係数２による補間を提供する）は、Ｆｃ−１０にＨ ｚ　、　Ｆｓｂ　＝１５．６にＨｚ、阻止域量−８１，９３／ｄＢ、通過域０． ００５１　、およびｌ　＝　３−１／２とただしＦＳｂは阻止域コーナ周波数で ある。

遷移比Ｆｃ／　Ｆｓｂは両補間器とも同一であることに注意してほしい。

下記第１表はＤＡＣ（２６）の変換すなわちサンプリング速度、必要な補間の量 、ディジタル化された駆動信号のサンプリング速度、低域アナログ・フィルタ（ ２８）の遮断すなわち分析周波数、およびディジタル低域楕円フィルタ（２４） の遮断周波数の間の関係を示す。

多位相フィルタの各並列アームのそれぞれの伝達関数は下記の通り得られた：第 ４図から、ごくまれにゼロであるＸｎにより、係数ｒｈＪの部分のみが任意の与 えられた時間に活性となることが観測される。そのとき各並列アーム（３８）は 有効なフィルタを表わし、すなわち時間的に異なる点で活性ｒｈＪを表わす。

例えば、８次フィルタ構造を使用する２倍福間器はゼロ・パッド入力列を有する が、この場合ゼロは実際の各サンプル間に挿入される。（８次フィルタを使用す る５倍補間器では、４個のゼロが実際の各サンプル間に挿入される。）このよう なものとして、任意の与えられた時間で、下付文字が奇数である係数のすべてま たは下付文字が偶数である係数のすべてのいずれか一方が活性となり、すなわち 非ゼロワードで作動する。こうしてフィルタを実現するには２つの並列アームだ けで済む。

５倍補間の場合、５番目毎の係数が任意の時点で活性となり、こうして任意の時 点で９個の係数の内の２個だけが活性となる。こうして５個の並列アームがフィ ルタを実現するのに使用される。

他の大きさの補間を実現するには同じ手順が使用される。多位相部分に必要な並 列アームの数はフィルタの次数の関数であることがわかる。フィルタの次数は阻 止域減衰のようなフィルタ特性を定める。このような方法で、各アームはＦＩＲ 係数の選択された非重複サブセットを実現するが、この場合係数はフィルタ伝達 関数すなわち式１のゼロの関数である。換言すれば、ＦＩＲ係数の各非重複サブ セットはそれぞれの時点で第４図の２部分の活性通路を表わすＦＩＲ係数である 。

第１表 ■　定義　説　明 Ｆ、　発生されている周波数範囲内 の最高周波数 Ｆ　２．５６Ｆｃ　駆動信号のディジタル表示がディジタル化されたサンプリ ング速度。

Ｆ、　ＤＡＣの出力における固定アナ ログ低域フィルタ遮断周波数。

合成範囲の上限。

Ｆｄ２．５６Ｆａ　ＤＡＣサンプリング速度Ｉ　Ｆｄ／２．５６Ｆｃ−Ｆｄ／Ｆ ｓ　必要な補間の量Ｆ　ｅ　ｎ　Ｆ　ａ　／　ｎ　ｎによる補間の楕円フィルタ 遮断周波数 Ｆ、ｂｌ、５６Ｆｅｎ　阻止域周波数 本発明の好適な実施例では、整８！機能（４０）は下記の順にソフトウェアで行 われる：１）次の並列ＦＩＲ部分（３８）（Ｈｐ−１（Ｚ）　）　’？’　入力 ’７−ｔ’Ｘｎヲ処理、２）ＩＩＲ７イルタ（４２）で結果を処理、３）すべて の並列ＦＩＲ部分（３８）がサンプリングされるまで、次の並列ＦＩＲ部分（３ ８）の為に繰返し、ＩＩＲフィルタ（４２）で結果を処理。

いま第６図から、本発明の他の態様を説明する。本発明により、簡単な多位相Ｆ ＩＲ補間楕円フィルタ構造は１つに縦続接続することによって４００対１補間器 が得られる。

さらに、第６図に示される簡単な補間のチェーンが与えられると、ディジタル化 された信号はチェーンのいろいろな点で注入することができるので、注入される 信号のサンプリング速度として適量の補間が供給される。例えば、１００Ｈ２範 囲の信号を点（４４）に挿入することができる。４にＨ２範囲の信号は点（４６ ）に挿入することができる。

第６図は示された信号範囲のすべてについて補間を供給する１つのチェーンの使 用を示すが、別法として各信号範囲について別のチェーンを備えることができる 。

第６図から分かる通り、簡単な補間器は２倍または５倍福間器であることができ る。さらに、信号チェーンが２倍補間器の対を要求する場合は、４倍補間器を使 用することができる。

上記りＯチアおよびラビナーの［マルチレート・ディジタル信号処理」の第２０ ２頁以下を見ると、テイルタ段の縦続が概説されている。

言うまでもなく、本発明は同様な通過域／阻止域遷移特性を持つ簡単な補間器部 分の縦続接続を考慮に入れている。本発明に使用される補間器は極めて鋭い遷移 領域を有するものとする。

簡単な補間器構造の縦続接続の大きな利点は、簡単な構造なので容易に実施でき かつかなりの計算負荷を処理できる点である。例えば、本発明のフィルタがテキ 勺ス州ダラス市のテキサス・インスツルメンツ社製Ｔ１４Ｓ３２０１０のような 汎用ディジタル信号処理チップで実施されると、ニドウィン・ニー・スローネ（ Ｅｄｗｉｎ　Ａ、　５ｌｏａｎｅ）らに対して１９７４年１１月１２日に発行さ れた米国特許第３．８４８，１１５号に開示されているように、計算時間に余裕 があり、ランダム信号発生ルーチンを処理することができる。

後退正弦波および過渡波形のような他の形の駆動信号合成も、リアル・タイムで 適合される。

第７図には、シェーカ（ｓｈａｋｅｒ）システムに本発明を組み込む場合を簡略 に示す機能図が示されている。ホストＣＰｕバス（４８）により、データ・メモ リ（５０）およびプログラム・メモリ（５２）はデータならびにブＯグラム情報 をホストと交換することができる。データ・メモリ（５０）およびプログラム・ メモリ（５２）はいずれも専用メモリであることが注目される。汎用ディジタル 信号処理（ＤＳＰ）デバイス、例えばテキサス・インスッルメンツＴＨ３３２０ １０は、上記楕円ディジタル・フィルタを実施するのに使用される。プログラム ・メモリ（５２）はフィルタ・プログラムを供給し、データ・メモリ（５０）は サンプリング速度ＦｓでＤＳＰ　（５４）にディジタル化された駆動信号データ を供給する。１６ピツトＤＡＣ（５６）はＤＳＰ　（５４）からの補間されたデ ータを２．５６Ｆｓ　（例えば５１．２にＨｚ）の速度でアナログ形式に変換す る。アナログ低域フィルタ（５８）は、０＾Ｃ（５６）の出力に存在する２０Ｋ Ｈｚ以上のスプリアス成分をフィルタして除去する。最後に、プログラム可能な 減衰器（６０）は、信号がシェーカ・テーブル・モータに印加される前にその振 幅を調節する。アナログ低域フィルタは第９次、楕円フィルタで、通過域リップ ル±０．１５ｄＢ　、　３１．２にＨｚ以上の周波数での停止帯域減衰８０ｄＢ 以上であることが望ましい。

第８図よび第９図には、ディジタル楕円フィルタの対数応答を示すグラフがそれ ぞれ本発明により係Ｗｉ２および５による補間について示されている。

言うまでもなく、本発明は多くの形の対応に用いる励振信号を作るのに使用され 、ここに示した振動分析にυｊ限されない。これらの応用に含まれるシステムは サーボのような電気機械システムであったり、電子回路のような電気システムで あることがあり、この場合システムの正確な特徴づけが得られるような精密な既 知の励起が要求される。他の応用としては、信号発生およびフィードバック制御 システムなどがある。ここに使用された用語および式は、説明のために使用され て制限のために使用されるのではなく、またこのような用語および式の使用にお いて図示および説明された特徴、またはその部分の同等物を除外する意図はなく 、発明の請求の範囲内でいろいろな変形が可能であることが認められると思う。

５１２　ｋｌｂ ＦＩＱ、Ｊ。

ＦＩＧ、、７゜ ＦＩＧ、、８゜ ＦＩＧ、、９゜ 手続補正書 平成１年　２月１６日

Claims (1)

1. 【特許請求の範囲】 １　範囲の上端を分析周波数まで選択し得る周波数範囲を持つ指定された波形が 所定のサンプリング速度でサンプリングされた基本レベル信号のディジタル表示 から合成される波形合成装置であって、 固定変換速度で作動して、該変換速度で提供された信号のディジタル表示をアナ ログの形に変換する装置と、 変換速度に対応するサンプリング速度を持つように基本レベル信号のディジタル 表示を補間すると同時に平たん通過域リップルと大きな阻止域減衰を達成するデ ィジタル・フィルタ装置と、 分析周波数に対応する周波数で固定された遮断周波数を有しかつ変換装置に結合 されて、分析周波数を越える周波数を抑制するフィルタ装置と、を含むことを特 徴とする波形合成装置。 ２　上記信号の範囲はその上端を越えない周波数を含み、さらにディジタル・フ ィルタ装置は上記信号の範囲の上端で遮断周波数を有する楕円フィルタを提供す る、ことを特徴とする請求項１記載の波形合成残置。 ３　上記楕円フィルタ装置は変換周波数を所定のサンプリング速度で割ることに よって求められる１次補間係数によって補間する、ことを特徴とする請求項２記 載の波形合成装置。 ４　上記楕円フィルタ装置は、おのおの指定された補間係数によって補間する縦 続接続された複数個のディジタル楕円フィルタにおいて、縦続接続されたディジ タル楕円フィルタの指定された補間係数の積が１次補間係数に等しい上記複数個 のディジタル楕円フィルタを含む、ことを特徴とする請求項３記載の波形合成装 置。 ５　縦続接続された複数個の各ディジタル楕円フィルタは同じ遷移範囲を有する 、ことを特徴とする請求項４記載の波形合成装置。 ６　各ディジタル楕円フィルタは極およびゼロを有するＺ変換の形で表わされる 伝達関数を有し、また伝達関数のゼロのすべてを実行する第１部分と、伝達関数 の極のすべてを実行し、第１部分と共に縦続される第２部分と、 を含むことを特徴とする請求項３、４または５記載の波形合成装置。 ７　上記第１部分は複数個の係数を持つ有限インパルス応答の形で実行される、 ことを特徴とする請求項６記載の波形合成装置。 ８　上記第２部分は無限インパルス応答の形で実行される、ことを特徴とする請 求項６記載の波形合成装置。 ９　上記第１部分は複数個の並列信号通路を持つ有限インパルス応答の形の多位 相構成を含み、また各通路は有限インパルス応答の形の係数の選択された非重複 サブセットを実行し、その場合係数はフィルタ伝達機能のゼロの関数である、こ とを特徴とする請求項７記載の波形合成装置。 １０　上記有限インパルス応答係数の各非重複サプセットはそれぞれの時点でフ ィルタ伝達関数の活性通路を提供する有限インパルス・レスポンス係数を含む、 ことを特徴とする請求項９記載の波形合成装置。 １１　基本レベル信号のディジタル表示を記憶するメモリ装置をさらに含む、こ とを特徴とする請求項１記載の波形合成装置。 １２　上記メモリ装置は専用メモリであることを特徴とする請求項１１記載の波 形合成装置。 １３　上記ディジタル・フィルタ装置は規定のディジタル・フィルタを実施する 汎用ディジタル信号プロセッサを含む、ことを特徴とする請求項１記載の波形合 成装置。 １４　汎用ディジタル信号プロセッサはロード可能なプログラム・メモリに記憶 された１組の命令を実行することによって規定のディジタル・フィルタを実現す る、ことを特徴とする請求項１３記載の波形合成装置。 １５　合成される信号が非周期的である、ことを特徴とする請求項１記載の波形 合成装置。 １６　縦続接続された複数個の各ディジタル楕円フィルタの指定された補間係数 が２、４、または５のいずれかである、ことを特徴とする請求項４記載の波形合 成装置。 １７　変換装置は変換速度で作動するディジタル・アナログ変換器である、こと を特徴とする請求項１記載の波形合成装置。 １８　変換速度は分析速度の２．５６倍である、ことを特徴とする請求項１７記 載の波形合成装置。 １９　範囲の上端を分析周波数まで選択し得る周波数範囲を持つ指定された信号 を合成する装置であって、基本レベル信号のディジタル表示を記憶する専用メモ リ装置において、基本レベル信号のディジタル表示は所定のサンプリング速度を 有する前記専用メモリ装置と、 固定変換速度で作動して、信号のディジタル表示をアナログの形に変換する装置 と、 専用メモリ装置に結合されて、基本レベル信号のディジタル表示のサンプリング 速度を変換速度まで拡大しかつ基本レベル信号の拡大されたディジタル表示を変 換装置に供給するディジタル・フィルタ装置において、拡大の量は変換速度を信 号範囲の上端によって割ることによって求められる前記ディジタル・フィルタ装 置と、 分析周波数に対応する周波数で固定される速断周波数を有しかつ変換装置に係合 されて、分析周波数を越える周波数を抑制制御するフィルタ装置と、を含むこと を特徴とする信号合成装置。 ２０　極およびゼロを有するＺ変換の形で表わされる楕円フィルタ関数を実現す る補間ディジタル・フィルタ構造であって、 伝達関数のゼロのすべてを実施する第１部分と、伝達関数の極のすべてを実施す る、第１部分と共に縦続接続される第２部分と、 を含むことを特徴とする補間ディジタル・フィルタ。 ２１　上記第１部分は有限インパルス応答の形で実現される、ことを特徴とする 請求項２０記載の補間ディジタル・フィルタ。 ２２　上記第２部分は無限インパルス応答の形で実現される、ことを特徴とする 請求項２０記載の補間ディジタル・フィルタ。 ２３　上記第１部分は複数個の並列信号通路を有する有インパルス応答形の多位 相実現を含み、さらに各通路は有限インパルス応答係数の選択された非重複サプ セットを実現し、この場合係数はフィルタ伝達関数のゼロの関数である、ことを 特徴とする請求項２１記載の補間ディジタル・フィルタ。 ２４　フイルタが指定された１次補間係数により補間する補間ディジタル・フィ ルタであって、おのおの指定された補間係数により補間する縦続接続された複数 個のディジタル楕円フィルタにおいて、縦続接続されたディジタル楕円フィルタ の指定された補間係数の積が１次補間係数に等しい前記複数個のディジタル楕円 フィルタを含む、 ことを特徴とする補間ディジタル・フィルタ。 ２５　有限インパルス応答係数の各非重複サプセットはそれぞれの時点でフィル タ伝達関数の活性通路を表わす有限インパルス応答係数を含む、ことを特徴とす る請求項９記載の波形合成装置。 ２６　上記複数個の各ディジタル楕円フィルタは極およびゼロを有するＺ変換の 形で表わされる楕円フィルタ関数を実現し、かつ 伝達関数のゼロのすべてを実施する第１部分と、伝達関数の極のすべてを実施し て、第１部分と共に縦続接続される第２部分と、 を含むことを特徴とする請求項２５記載の補間ディジタル・フィルタ。 ２７　上記第１部分は有限インパルス応答の形で実現される、ことを特徴とする 請求項２５記載の補間ディジタル・フィルタ。 ２８　上記第２部分は無限インパルス応答の形で実現される、ことを特徴とする 請求項２６記載の補間ディジタル・フィルタ。 ２９　上記第１部分は複数個の並列信号通路を有する有インパルス応答形の多位 相実現を含み、またさらに各通路は有限インパルス応答係数の選択された非重複 サプセットを実現し、この場合係数はフィルタ伝達関数のゼロの関数である、こ とを特徴とする請求項２１記載の補間ディジタル・フィルタ。 ３０　上記有限インパルス応答係数の各非重複サプセットはそれぞれの時点でフ ィルタ伝達関数の活性通路を表わす有限インパルス応答係数を含む、ことを特徴 とする請求項２９記載の補間ディジタル・フィルタ。