JPH01502073A - Ｃｍｏｓ入力バッファ受信器回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ＣＭＯＳ人力バッファ受信器回路 発明の背景 この開示はＣＭＯＳ装置のための入力バッフ７回路に関する。より特定的には、 処理および温度変化に不感応で非常に安定した切換点を有するＴＴＬ−ＣＭＯＳ 、またはＣＭＯＳ−ＣＭＯＳ人力バッファに関する。

ＴＴＬ−ＣＭＯ５信号のための入力バッファは、国際分類ＨＯ３Ｋ　１９１０９ ４および米国分類３０７、副分類４７５．２９６および２９７に分類される。

通常のあるいは従来のＣＭＯＳ人力バッフ７受信器に関する問題の１つは、その 切換点が電圧源の半分（およそ２゜５ボルト、Ｖｏｏ／２）の点あたりに集中し ていることである。しかしながら、ＣＭＯＳ装置の入力信号はＴＴＬ入力の場合 のように、しばしばＶｏｏ／２のあたりではなく１．４ボルトのあたりで揺れる 。

ドライバ入力がＴＴＬのとき、入力ＣＭＯＳバッファ受信器の切換点は１．４ボ ルトのあたりに集まるよう下げられる必要がある。

この問題点を認識していることが、入来ドライバ信号の電圧運動の中点あたりに 中心法めされたしきい値の切換点を有する、ＣＭＯＳ受信器の提供を可能にする ようである。

先行技術においては、ＣＭＯＳ受信器はその論理素子が、入力ドライバ電圧運動 の中点に一致するように設計された通常切換点を持つように設計されるべきだと 示唆された。

しかしながら、オンチップＣＭ　ＯＳ受信器バッファのための切換点は処理フア プリケーションに従って変わる（チャネルの長さとしきい値の特性が変化）、電 源（±１０％の変動は普通）および温度も変化する（軍仕様の場合同様摂氏−５ ５℃から一１２５℃）。こうした変化の結果、ＣＭＯ５装置の切換点は典型的に １ボルトから１．８ボルトに変化する。入来ＴＴＬ信号またはＣＭＯＳ信号の中 点は基準電圧に定めることができるがＣＭＯＳ受信器バッフ、の切換点は動く目 標を与える。

米国特許４，４７１．２４２はＴＴＬ−ＣＭＯ５人カバツカバッファて述べてい る。この回路の操作の原理は、ＣＭＯＳチップに用いるＶＯＯ電圧と入力バッフ ァドライブに用いるＶＤＤ電圧の間に基準電圧発生器を与えることである。基準 電圧発生器はＶＯＯ人カバカバッファ電入来ＴＴＬ信号の高電圧レベルと同じか わずかに上回る電圧にまで落とす。有効電源電圧を下げることの真の効果は、Ｔ ＴＬ入力電圧がハイの状態にあるとき、入力ドライバ対を流れる安定した状態の 電流を排除することである。このことは入力電圧切換点を安定化させることとは 何ら関係がない。

入来ドライバ信号が伝送ラインを通じてＣＭＯＳバッファ受信器に与えられると き、前に述べた問題が深刻になる。

伝送ラインの終わりにあるＣＭＯＳ受信器の入力に結果として残る電圧レベルは 、円滑で、機敏で、速い電圧転換とは対照的に階段状の波の形として現われる。

より多くの電流を提供するためにドライバを拡大すると、第１または第２階段状 の波形上のＣＭ　ＯＳ受信器のスイッチングを行なうために十分な電圧の揺れを 生じさせることになるであろうことは示唆されてきた、しがしながら、電流ドラ イバが大きくなればまた、ＣＭＯＳチップ上にノイズ電流が増加することに伴っ て、より大きな素子領域、および、より大きなベース遅延を必要とする。より大 きな駆動電流が必要なとき、駆動させるべき受信器の数が多くなれば騒音問題も より厳しいものになる。

超安定、超予測可能な切換点を有するＣＭＯＳ人力バッファ受信器を提供するこ とは極めて望ましいことであろう。

発明の概要 超安定した切換点を有するタイプのＣＭＯＳバッファ受信器（第７図）は第１　 （Ｖ＊　Ｅ　ｒ−＋　）および第２　（Ｖ鼠ＥＦ−２）基準電圧を発生させるた めの電圧発生器（３８）、前記第１および第２基準電圧と結合される補償ネット ワーク（３９）を含み、前記補償ネットワーク（３９）はｖＤＤ電源電圧および 低基準電圧ｖ６．の間に直列配列されている直列接続ＣＭＯ５）ランジスタ対（ ＴｌおよびＴ２）を含み、前記補償ネットワーク（３９）はさらに、プロセス、 温度および電圧供給状態に従って変化する第３基準電圧出力（Ｖ＊　Ｅ　Ｆ−３ ）を含み、かつ、受信器は、前記補償ネットワーク（３９）＋７）前記第３基準 電圧（ｖ＋＋　Ｅ　ｒ−ｓ　）に結合される直列接続ＣＭＯＳトランジスタ対（ Ｔ３とＴ４）を含み、かつ前記トランジスタ対（Ｔ３．Ｔ４）間に接続される信 号出力ライン（５２）を有する安定した入力コンバータ（４１）を備え、前記安 定化された入力コンバータ（４１）は、プロセス、温度および電源電圧状態によ って引き起こされる電圧切換点の変化の十分範囲内の狭い電圧レンジを越えて、 所定の電圧レベル信号を受信しかつ安定化された出力電圧を作り出すように適合 されている電圧入力ライン（４９）を有する。

図面の簡単な説明 第１図は基本的な先行技術のＴＴＬ−ＣＭＯＳ入力コンバータの略ブロック図で ある。

第２図は基本的な先行技術のＣＭＯ５−ＣＭＯＳ入力コンバータの略ブロック図 である。

第３図は改良された先行技術のＴＴＬ−ＣＭＯｓ入カコシカコンバータロック図 である。

第４図は第３図の入力コンバータ動作のためのトランジスタ構成を表わす略ブロ ック図である。

第５図はプリント回路板上に起こる伝送ラインローディングを表わす略図である 。

第６図は第５図に示された伝送ライン上に起こる典型的な遅延を表わす略波形図 である。

第７図は入力バッフ７受信器の好ましい実施例の略ブロック図である。

第８図は第７図で用いられた基準電圧発生器の１つの略ブロック図である。

第９図は第７図で用いられたタイプの第２基準電圧は発生器の略ブロック図であ る。

第１０図はＣＭＯＳ入力コンバータの出力電圧の入力電圧に関する関係を表わす 転送特性曲線である。

第１１図は修正された入力バッファ受信器の略ブロック図である。

第１２図は第１０図に用いられるタイプのインバータの略ブロック図である。

好ましい実施例の説明 ここで基本的先行技術の形であるＴＴＬ−ＣＭＯ５入力コンバータ１０を参照す る。入力ＴＴＬ信号が入力ライン１１上で０．４ボルトから２．４ボルトに揺れ るとライン１２上の出力電圧が５ボルトからおよそ０ボルトに揺れる。

入力コンバータ１０の切換点はライン１１上の入力信号の電圧の極値間の中点で ある１、４ボルトで名目上切換わるよう設計で調整されている。典型的なＣＭＯ Ｓコンバータは５ボルトのＶＤＤ電圧１３および接地または０電圧においてはＶ ａｔ電圧１４を持つように表わされている。

先に説明されたように、プロセス、電源電圧および温度の変化のためにＣＭＯＳ コンバータ１０の切換点はおよそ１．０ボルトから１．８ボルトへ変化する。切 換点が高値で起こると入力信号も高値へ駆動せざるを得す、それゆえ入力信号が １．４ボルトまで駆動するだｊすでよいときより多くの時間を必要とする。もし ノイズ１５がライン１１上の入力信号で±７ボルトで起こり、コンバータ１０の 切換点が１．８ボルトなら、そのときライン１２上のコンバータの出力は入力ノ イズ電圧１５の転換に従って切換わるだろう。しかしながら、もし入力切換電圧 が入力１１上で１゜４ボルトで安定させられるなら、電圧１５として表わされて いるノイズはコンバータ１０に拒絶され、耐ノイズ性は改善される。

ここで基本的な先行技術のＣＭＯＳ−ＣＭＯ５の入力受信器を表わす第２図を参 照する。０ボルトから５ボルトとして表わされている入力ＣＭ　ＯＳ信号が入力 ライン１７で発生し、先に説明されたようにライン１８上に５ボルトから０ボル トの出力信号を与えるために反転させられる。ライン１７上の入力信号が別のチ ップからきているときは、ＣＭＯＳ装置の切換点は電源電圧ＶＤＤの４０％から ６０％に変化し、示されているように２．０ボルトから３．０ボルトの間に切換 点がくることになる。もし入力電圧が入力受信器１６をスイッチするために３ボ ルトというより高いレベルに達しなければならないなら、スイッチの前に、理想 的な切換点である２、５ボルトと比べて長い遅延が起こる。１９において±２． １ボルトのノイズレベルは切換点が３．０ボルトになったとき、入力バッファを 切換えることになるであろう。

ここで比較器の形をとっている他の先行技術のＣＭＯＳ入力コンバータ２１を表 わす第３図を参照する。１．４ボルトの基準電圧はライン２２を経て比較器の正 の側に与えられ、かつ０．４ボルトから２．４ボルトとして表わされているＴＴ Ｌ装置からの入力信号が入力ライン２３を経て比較器の負の側に与えられる。反 転させられたＣＭＯＳ出力信号は入力コンバータの前例のときに起こったように ５゜０ボルトから０ボルトとして表わされる。第３図の入力コンバータの利点は 高利得増幅器２１が非常に高利得なのでコンバータ２１の切換点が電圧、温度、 プロセスの変化にもかかわらず今や安定していることである。入力コンバータ２ １は第１図および第２図に関して説明された先に述べたプロセス、温度、そして 電圧源の問題を解決する、しかしながら、第３図の実施例を実行するために必要 な装置の数は今や少なくとも９つに増えた。多くの装置が用いられるとき、伝搬 の遅延はより大きくなり回路を実行するのに必要な面積は増大する。

ここで第３図に示す装置の典型的な実施を示す第４図を参照する。ライン２２上 の入力基準電圧とライン２３上の入力信号は、共通ソース点２７に接続されるト ランジスタＴ３およびＴ４の入力差動対に与えられるように表わされ、共通ソー ス点２７はＶＳＳに接続される電流源トランジスタＴ７によって駆動される。ト ランジスタＴ７はそのゲートライン２５においておよそ１．５ボルトを与えるた めに、ｐ−ｎトランジスタ対Ｔ１およびＴ２によって発生されるバイアス電圧に よって駆動している。１．５ボルトの信号は、トランジスタＴ９のゲートにも与 えられ、ライン２６を介してそのソースかつ５ボルトのＶＤＤ電圧に接続されて いる活性トランジスタＴ８に一定の電流源負荷を与える。

トランジスタＴ５およびＴ６は入力差動対Ｔ３およびＴ４に対して活性負荷トラ ンジスタ対の役目をする。差動段の出力からの出力ライン２８は、先に説明され たようにライン２４上に５．０から０ボルトの反転された出力を与えるために、 活性トランジスタＴ８のゲートへ信号を供給するために用いられる。

ここで、伝送ライン３１、および伝送ラインの始まりにおいて、入力バッファ受 信器３３を有する第ｌＣＭＯＳチップ３２、そして伝送ラインの終わりで入力バ ッファ受信器３５を備えた第２ＣＭＯＳチップ３４と接続しているＣＭＯＳ双方 向性ドライバ２９を表わす第５図を参照する。

通常、ＣＭＯＳ入力バッファ受信器はＣＭＯＳまたはＴＴＬ電圧の揺れを約１． ４ボルトの切換点で調節するよう設計されている。伝送ラインが長さ１５インチ でタップが２゜５インチの間隔で起こると仮定する。Ａ点からＢ点の間の伝送ラ イン３１の典型的な遅延は５，１ナノセカンドで伝送ライン３１の負荷された特 性インピーダンスＺｏはおよそ３９オームである。双方向性ＣＭＯＳドライバ２ ９の、ライン３１のような伝送ラインを駆動させる能力は典型的には１５ミリア ンペアである電流能力によって限定される。

伝送ライン３１は典型的にはその特性インピーダンス内のＢ点で終了しないので 、Ａ点の入力電圧運動がＢ点に到達すると、Ａ点に向かって一致して反射し戻る であろう。Ａ点はその特性インピーダンス内で終了しないので、Ｂ点から反射し て戻ってきた信号は一致して入力信号とともにＡ点に到着し、再びＢ点に向かっ て反射し、全信号電圧がＡ点およびＢ点に到達するまで一定状態の方法で何度も 起こるであろう。

ここで時間を横軸にして、Ａ点での電圧を示したものである第６図を参照する。

ＣＭＯ５両方向ドライバ２９に対するライン３６上の入力信号が、５ボルトから ０ボルトに揺れ、または接地がＡ点における伝送ライン３１の出力を正の方向に 初めに０ボルトから揺れを開始させると仮定する。Ａ点における切電圧の揺れは 、３９オームの特性インピーダンスを有する伝送ライン中に１５ミリアンペアの 電流を駆動した結果０．５９ボルトになるであろう。５．１ナノセカンド後、０ ．５９ボルトの信号はＢ点に到達し、直ちに倍の１．１８ボルトになる。０．５ ９ボルトの振幅の信号はＢ点からＡ点へ反射しＡ点に５．１ナノセカンド後に、 そして第６図に見られるように１０，２ナノセカンドちょうどに到達する。Ａ点 での電圧は全部で１，７７ボルトの値に増加する。同様の方法で、０．５９ボル トの振幅信号は再びＡ点からＢ点へ反射しＢ点に５．１ナノセカンド後に到達し 、全体でおよそ２０．４ナノセカンドかかってΔＴと表わされるＡ点に戻ってく る。１．８の電圧レベル、または入力バッファ受信器３３によって論理的ハイと して検出され得るＡ点での高電圧に到達するのに２０６４ナノセカンド要するこ とに気付くであろう。受信器３３が１．４ボルトの安定化された入力切換点を持 つように設計されていたら、遅延はたった１０．２ナノセカンドであったであろ う。集積回路の技術においてはＣＭＯＳドライバは限定された電流能力を有し、 駆動伝送ラインには適さないということはよく知られている。ＣＭＯＣ双方向性 ドライバ２９を大きくしようと試みるなら、発生したノイズの同時切換えの著し い増加を引き起こすことと同様、双方向ドライバを実行するためにＣＭＯＳチッ プ上により広い所有領域を必要とすることになるであろう。このように、バス伝 送の遅延を少なくするだめの２つの選択対象には双方向ドライバ２９の大きさと 電流を大きくする試みよりも、ＣＭＯＳ人力バッファ受信器３３および３４の切 換点を安定させるという唯一の実行可能な選択しかないことが理解されるであろ う。

ここでこの発明の好ましい実施例を表わす第７図を参照する。第７図は基準電圧 発生器３８、補償ネットワーク３９および超安定入力コンバータ切換点を生じる 安定化された入力コンバータ４１を表わす略ブロック図である。入力バッファ受 信器４２はライン４３上に第１電圧基準ＶＩＩＥＦ−１を、かつライン４４上に 第２電圧基準ＶＲＥ　Ｆ−２を有する。第１基準電圧はトランジスタＴ１のゲー トに与えられるライン４６上に出力を発生するためにＯＰ−ＡＭＰ４５の負の側 に与えられる。ライン４７上に示されるトランジスタＴ１のドレイン上の信号は ＯＦ−ＡＭＰ４５の正の側にフィードバックされまたトランジスタＴ２のドレイ ンに与えられる。ＯＰ−ＡＭＰ４５の出力は、第３基準電圧ＶＲＥＦ−３として 、出力ライン４８上のドレインにおいて信号を発生するトランジスタＴ３のゲー トにライン４６を介して与えられる。ライン４８はトランジスタＴ４のドレイン と接続され、トランジスタＴ４のゲートは入力バッファ受信器４２の入力ライン ４９と接続される。トランジスタＴ４のソースはＴ２と同様Ｖ５．電圧電源と接 続される。

トランジスタＴ１およびＴ３のソースは両方ともライン５１上のｖＤＤ電圧電源 と接続される。

トランジスタＴ２のゲートはライン４４を介して第２基準電圧ＶＲＥ　Ｆ−２と 接続するよう表わされる。ライン５２上の入力バッファ受信器４２の出力はノー ドＮ２と接続されるよう表わされる。

先に説明がなされたように、望ましい理想の状態というのはライン４９上の入力 電圧が遷移の中央にあるとき、ライン５２上の出力電圧が遷移の中央にあること である。たとえば、ＴＴＬ入力にとってライン４９上の望ましい切換点または中 点は１．４ボルトである。それゆえトランジスタＴ４のゲートに１．４ボルトが 与えられるとき、出力ライン５２上の望ましい切換点の電圧は典型的に２，５ボ ルトである（すなわちＶＤＤの半分）。第１人力基準電圧ＶＩＩ　Ｅ　Ｆ−１を ２６５ボルトに定めることによって、ライン４７上およびノードＮ１における電 圧は、常に、基準電圧と同じ、すなわち、２．５ボルトであろう。第２基準電圧 Ｖ、εＦ−２またはライン４４は１．４ボルトに定められる。

Ｔ１およびＴ２の装置の大きさはライン４４上の電圧が１゜４ボルトに、ノード Ｎ２のライン４７上の電圧が２．５ボルトになるように定められ、かつ、ライン ４６を経たトランジスタＴ３のゲート上の電圧は、トランジスタＴ３のゲートに 対して補正された多様な電圧を与えるようなウニハ製造、温度および電源電圧の 関数である。

トランジスタのゲートの幅Ｗは以下の比率をとるように設計されている。ＷＴ３ ÷ＷＴＩはＷＴ４÷ＷＴ２と等しい。さらに、相互に掛算するとＷＴ２÷ＷＴＩ はまたＷＴ４÷ＷＴ３と等しく、それによって、補償ネットワーク３９の出力を 形成するトランジスタＴＩ、Ｔ２のトランジスタネットワークＴ３、Ｔ４（入力 バッファ受信器４１）によってトラッキングを作り出すことがわかるであろう。

ライン４４上の、かつライン４７およびノードＮ１において発生される基準電圧 は一定の基準電圧なので、ライン４９上の入力電圧が基準電圧の１．４ボルトに 達するとき、ノードＮ２の出力電圧はライン４７上のノードＮ１における電圧す なわち、２．５ボルトを反映することがわかる。事実上、入力バッファ受信器４ ２の切換点は、切換点がライン４９上の入力ＴＴＬ電圧の中点に対する入力ライ ン４４上に定められるよう安定化されてきた。さらに、出力ライン５２のノード Ｎ２における出力電圧は入力電圧がその中点にあるとき、常にその運動の中点あ るいはｖＤＤ／２にある。

ライン４９上の入力電圧がトランジスタＴ２においてライン４４上の基準電圧と 等しいとき、安定化された入力コンバータ４１は常にトランジスタＴ２（ノード Ｎｌ）のドレインにおいて安定化された電圧を反映する。トランジスタＴ２のゲ ート上の基準電圧は１．４ボルトの固定値であり、それゆえトランジスタＴ４の ゲートに対するライン４９上の入力が１．４ボルトの値に達するとき、ライン５ ２上の出力電圧は２．５ボルトで保たれているトランジスタＴ２（ノードＮｌ） のドレインにおける電圧と等しくなるであろう。たとえば、電流源負荷トランジ スタＴ３とＴ１、トランジスタＴ４とＴ２が同じ物理的大きさに作られ、ライン ４９上の入力電圧が１．４ボルトならば、トランジスタＴ１およびＴ２のゲート およびドレイン上のバイアス電圧はライン４９上の入力電圧が１．４ボルトに等 しいとき、トランジスタＴ３およびＴ４のゲートおよびドレイン上のバイアスと 一致するようになる。

補償ネットワーク３９は以下の態様で作動する。電源電圧ＶＤＤが５ボルトに等 しく、かつ、トランジスタＴ１およびＴ２の装置の大きさがライン４６における トランジスタＴ１のゲート上の名目上の電圧がおよそ２ボルトになるような大き さであるとき、ライン４７上のノードＮ１におＩする電圧の出力はライン４３上 のＶＲＥ　Ｆ−１電圧に等しくなる。処理の変化などが前に説明したように起こ るので、ライン４６上の電圧は変化する。たとえば、トランジスタＴ１がトラン ジスタＴ２よりずっと高い電流ドライバを有するとき、ノードＮ１における電圧 は０Ｐ−ＡｋｉＰ４５の＋側において電圧入力の増加を引き起こし、ＯＰ−ＡＭ Ｐ４５はライン４６上の増幅器から出力を増加させ、それによってトランジスタ Ｔ１のゲートにおける電圧を増加させ、ノードＮ１およびライン４７における電 圧を２．５■に戻すのにちょうど十分なだけトランジスタＴ１の電流ドライブを 調整したりまたは減少させたりする傾向があるであろう。

ライン４６上の電圧は、トランジスタＴ３に対するゲート入力がトランジスタＴ ３のゲートに対する入力電圧を絶えず修正しているのでｖＩＩＥＦ−３になるこ とに気づくであろう。それゆえ、トランジスタＴ３の電流ドライブは、処理、温 度および電圧供給における変化を補うため絶えず修正され、ライン４９上の入力 電圧が１．４ボルトのとき、ライン５２上の出力電圧が２．５ボルトになる。

第３図の入力バッファ受信器は９つのトランジスタを必要とし、２段階の伝搬遅 延を有する。しかしながら、第７図の実施例はそれぞれのチップに対しただ１つ の基準電圧発生器３８および１つの補償ネットワーク３９を用い、多数の入力バ ッファ受信器４２はトランジスタ対を含みがっ調整されるただ１つの伝搬遅延を 有する。

ここで、基準電圧ＶＲＥＦ−＋を作るためのＣＭＯ５電圧ド電圧ドロ４５回路す 第８図を参照する。トランジスタＴ１およびＴ２は、Ｐチャネル電圧分割器ネッ トワークとして配列される。トランジスタＴ１およびＴ２は同じ大きさで、電源 電圧および接地が分割器に与えられるとき、ノードＮ３における電圧は第７図で 説明がなされたように５ボルトの半分すなわち２，５ボルトに確立される。

ここで、１．２から１．５ボルトの範囲で、安定した基準電圧を発生させるため に一般に用いられる型のＣＭＯＳバンドギャップ発生器を表わす第９図を参照す る。矢印５３のところに示される電流経路は接地および増幅器５５の出力によっ て与えられる電圧との間に直列で抵抗器５４およびトランジスタＴ１を含む。抵 抗器５７．５８およびトランジスタＴは電流経路５３の中に反射される電流経路 ５６の中に電流基準を作り上げる。経路５６は抵抗器５７および５８、および接 地と増幅器５５の出力によって与えられる電圧間にも接続されるトランジスタＴ ２を含む。抵抗器５４．５７および５８、かつトランジスタＴ１およびＴ２のエ ミッタ領域を適切に選択すると、予め定められた値、この場合は１．４ボルトで 安定化されたＶＲＥ　Ｆ−２とじて表わされるライン４４上の出力電圧になる。

ここで、安定化された入力コンバータ４１に対する出力電圧対入力電圧を有する 転送特性曲線を示す第１０図を参照する。曲線５９は電源電圧ＶＤＣＩが５．０ ボルトであるときの理想的な状態を示している。入力ライン４９上の電圧が１． ４ボルトに達するとき、点６１における出力電圧は２．５ボルトであることがわ かる。同様に、ＶＤＤ電源電圧が曲線６２で表わされるように５．５ボルトであ るとき、点６３で表わされるようにライン５２上の出力電圧が２．７５ボルトの ときは入力電圧は１．４ボルトであることがわかる。同様に、ＶＤｏ電源電圧が ４．５ボルトに下降し、ライン４９上の入力における電圧が１．４ボルトで留ま るとき、点６４で表わされているように、ライン５２上の出力は２．２５ボルト に下降する。トランジスタＴ４の電流ドライブが先に述べた処理の変化および温 度の変化に伴って変わるので、転送特性曲線は安定したままである。

さらに、第７図のオン−チップ論理ブロック５０におけるＣＭＯＳ装置の切換点 もまた先に述べたプロセスの変化、および温度の変化に伴って変わり、典型的に は切換点は、第１０図の電圧ΔＶ、Ｐで表わされるように２ボルトから３ボルト の間で変化するであろう。曲線５９．６０および６２は垂直方向に向いて非常に 接近しておりΔＶ、Ｐ領域でほぼ平行になっている。それゆえ、オンチップ論理 ５０の切換点が３．０ボルトの上の範囲で起こるとき、安定化された入力コンバ ータは１．４ボルトよりわずかに下で効果的に切換わるであろう（理想的な場合 ）。逆に、オンチップ論理５０の切換点が２，０ボルトの下の範囲にあるときは 安定化された入力コンバータ４１の効果的な切換点は１．４ボルトより少し高い ものであろう。切換点にわずかの変化があっても、第７図の論理は、完全に許容 し得るが、第１１図に関連して以下に説明がなされるように改良され得る。

ここで、改良、修正された入力バッファ受信器６５を表わす第１１図を参照する 。第１１図の構成部分とエレメントは基本的に第７図に関して、前に説明したも のと同一であり、また同数であり、それゆえ、付加説明を必要としない。Ｖ＆Ｅ Ｆ−＋の発生は６６において表わされるインバータ１１によって達成される。さ らに、オンチップ論理エレメント５０は典型的な負荷である６７において示され ているインバータＩ２を含むものとして表わされている。インバータ１１および １２は第１２図において、インバータとして接続されているＣＭＯＳ）ランジス タのｐ−ｎ対として第１２図により詳しく表わされている。インバータＩユの出 力はライン４３上にありその入力ラインに接続される。

ｐ−ｎ対は５．０ボルトとしている表わされる電源電圧Ｖ００と接地との間に接 続される。このようなインバータは知られており、またこのインバータは第１１ 図においてインバータ６７と類似の典型的な負荷５０として用いられる。

インバータ１１（６６）は第７図および第１１図のライン４３上のｖｌＥＦ−＋ 電圧として用いられる。インバータ１１の出力がその入力に接続されるとき、出 力電圧レベルはインバータ１１の切換点になる。１１の出力はＯＰ−ＡＭＰ４５ の負の入力基準に与えられ、それゆえライン４３上の電圧レベルは、第１０図に 関して前に論じたように、プロセス、温度および電源電圧の変化のために２から ３ボルトの間になるであろう。しかしながら、基準電圧ＶＩＥＦ−１がＯＰ−Ａ ＭＰ４５に対する入力として変化するので、安定化された入力フンバータ４１の ためのインバータＩ２（負荷）の切換点もまた同じ態様で変化する。それゆえ、 第１０図に関して前に記述されたライン４９上の入力電圧の小さな電圧変化はも はや切換点に影響を及ぼさない。違った言い方をするなら、入力電圧がライン４ ９上で１．４ボルトのとき、ライン５２およびノードＮ２における出力電圧は典 型的負荷インバータＩ２の切換点の電圧と等しい値であり、それによってプロセ ス、温度における変化、および電源ＶＤＤの変化を完全に安定化させ、補償する 。

この発明の好ましい実施例を説明してきたので、第７図を参照して説明がなされ た実施例および、第１１図に示されている修正され完全に安定化された実施例は ｐ−ｎ対４１の配列を修正することによって完成されると理解されるであろう。

ｎ−ｐ対またはｎチャネル対あるいはｐチャネル対でさえ補償ネットワーク３９ を適切に調整することによって用いられることができる。さらに、補償ネットワ ーク３９はｐ−ｎ対である必要はなく他のトランジスタ対によって完成すること ができる。

第７図および第１１図の実施例の実現はｎチャネル対のみまたは、ｐチャネル対 のみの実施例を使うことによってなされ、この発明がより複雑なＣＭＯＳウニ／ ％製造過程なしで作られ得ることがわかるであろう。

時間−一一十 ＝５１．７ 入力 Ｖ９必　霞λＥ −万で、／／ 入か 国際調査報告 １＋嘗−ＩＩ瞳−＾−＋＋に・１−賀・　ＰＣＴ／υＳε５／口２２５１国際ｙ Ｊ査報告

Claims (18)

【特許請求の範囲】
1. １．超安定した切換点を有する型のＣＭＯＳバッファ受信器であって、 第１および第２基準電圧を発生させる電圧発生器と、前記第１および第２基準電 圧に結合される補償ネットワークとを含み、 前記補償ネットワークは電源電圧ＶＤＤおよび低基準電圧Ｖｓｓの間に直列に結 合される直列接続されたＣＭＯＳトランジスタ対を含み、 前記補償ネットワークは、プロセス、温度および電圧供給状態によって変化する 第３基準電圧出力をさらに含み、かつ 前記補償ネットワークの前記第３基準電圧に結合された直列接続されたＣＭＯＳ トランジスタ対を含み、かつ前記トランジスタ対の間に接続される信号出力ライ ンを有する安定化された入力コンバータを含み、 前記安定化された入力コバン−タは、予め定められた電圧レベルの信号を受け、 かつプロセス、温度および電源電圧状態によって引き起こされる電圧切換点の変 化の十分の範囲内において、狭い電圧レンジを越えて安定化された出力電圧を作 るための電力入力ラインを有する、ＣＭＯＳバッファ受信器。
2. ２．前記補償ネットワークの前記ＣＭＯＳトランジスタ対はそのドレインに直列 に接続されるｐ−ｎトランジスタ対を含む、請求項１に記載のＣＭＯＳバッファ 受信器。
3. ３．前記安定化された入力コンバータの前記ＣＭＯＳトランジスタ対はそのドレ インに直列に接続されるｐ−ｎトランジスタ対を含む、請求項１に記載のＣＭＯ Ｓバッファ受信器。
4. ４．前記補償ネットワークは、前記第１基準電圧に接続される１つの入力と、前 記第３基準電圧を作る第２入力に接続される出力とを有する高利得増幅器を含む 、請求項１に記載のＣＭＯＳバッファ受信器。
5. ５．前記高利得増幅器からの前記出力は前記補償ネットワークの前記トランジス タ対の電流源負荷トランジスタのゲートに接続される、請求項４に記載のＣＭＯ Ｓバッファ受信器。
6. ６．前記高利得増幅器の前記出力はさらに前記安定化された入力コンバータの前 記ＣＭＯＳトランジスタ対の電流源負荷トランジスタのゲートに接続される、請 求項４に記載のＣＭＯＳバッファ受信器。
7. ７．前記高利得増幅器の出力は、複数のバッファ受信器に可変ゲート電圧を与え るために、複数の安定化された入力コンバータに結合される、請求項４に記載の ＣＭＯＳバッファ受信器。
8. ８．前記複数のバッファ受信器は電圧発生器に結合される、請求項７に記載のＣ ＭＯＳバッファ受信器。
9. ９．前記補償ネットワークの前記ＣＭＯＳトランジスタ対はプロセス、温度およ び電圧供給状態によって変化する第３可変基準電圧入力を与えられ、かつ前記第 ３可変基準電圧が複数の安定化された入力コンバータに与えられる、請求項１に 記載のＣＭＯＳバッファ受信器。
10. １０．前記バッファ受信器の各々は同じ電圧発生器、個々の安定化された入力コ ンバータに結合される同じ補償ネットワークを含む、請求項７に記載のＣＭＯＳ バッファ受信器。
11. １１．前記第１基準電圧はＣＭＯＳインバータ増幅器を含む、請求項１に記載の ＣＭＯＳバッファ受信器。
12. １２．前記信号出力ラインは出力ＣＭＯＳインバータ増幅器に結合されて、その 上に、非反転出力信号を与える、請求項１に記載のＣＭＯＳバッファ受信器。
13. １３．前記第１基準電圧は、補償された入力基準電圧を与えるため、入力ＣＭＯ Ｓインバータ増幅器を含む、請求項１２に記載のＣＭＯＳバッファ受信器。
14. １４．前記出力および前記入力ＣＭＯＳインバータ増幅器は同じ切換点を有する ように設計される、請求項１２に記載のＣＭＯＳバッファ受信器。
15. １５．前記電圧発生器は前記第１基準電圧を作るためのバイアスインバータを含 み、かつ前記安定化された入力コンバータの出力はさらに、複数の安定化された 入力コンバータに与えられる第３可変基準電圧を含み、それによって前記安定化 された入力コンバータの出力はＣＭＯＳ補償コンバータの中点切換電圧の後を追 うように強制される、請求項１に記載のＣＭＯＳバッファ受信器。
16. １６．超安定した切換点を有する型のＭＯＳバッファ受信器であって、 第１基準電圧と、 第２基準電圧と、 前記第１および第２基準電圧とに結合される補償ネットワークとを含み、 前記補償ネットワークは出力として、温度およびＭＯＳ処理によって変化する第 ３基準電圧を与え、負荷トランジスタ入力において、前記第３基準電圧に結合さ れる直列接続されたＭＯＳトランジスタ対を含み、かつトランジスタ対の間に接 続される信号出力ラインを有する安定化された入力コンバータをさらに備え、前 記安定化された入力コンバータはさらに、前記トランジスタ対の活性トランジス タのゲートに接続される電圧入力信号を有し、それによって、前記電圧入力信号 の切換点はプロセス、温度および電圧の変化の全範囲にわたって実質的に固定さ れる、ＭＯＳバッファ受信器。
17. １７．前記第１基準電圧は前記第１ＭＯＳインバータＩ１を含む、請求項１６に 記載のＭＯＳバッファ受信器。
18. １８．前記トランジスタ対の信号出力ラインに接続される第２コンバータ（Ｉ２ ）をさらに備え、それによって前記第１インバータＩ１の切換点は、前記入力コ ンバータの切換点をさらに安定させるために前記第２インバータＩ２の切換点が 変化するのと同時に、プロセスおよび温度状態によって、電源電圧の範囲にわた って変化する、請求項１７に記載のＭＯＳバッファ受信器。