JPH0150938B2 - - Google Patents

Info

Publication number
JPH0150938B2
JPH0150938B2 JP6730185A JP6730185A JPH0150938B2 JP H0150938 B2 JPH0150938 B2 JP H0150938B2 JP 6730185 A JP6730185 A JP 6730185A JP 6730185 A JP6730185 A JP 6730185A JP H0150938 B2 JPH0150938 B2 JP H0150938B2
Authority
JP
Japan
Prior art keywords
board
identifier
processing unit
central processing
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP6730185A
Other languages
Japanese (ja)
Other versions
JPS61226866A (en
Inventor
Shosaku Furubayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP6730185A priority Critical patent/JPS61226866A/en
Publication of JPS61226866A publication Critical patent/JPS61226866A/en
Publication of JPH0150938B2 publication Critical patent/JPH0150938B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、基板の識別子部が当該識別子部を指
定するリード命令が発行される度に更新された識
別子情報をデータ・バス上に出力するようになつ
た基板の自動識別方式に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention outputs updated identifier information onto a data bus each time an identifier section of a board issues a read command specifying the identifier section. This paper relates to an automatic board identification system that has become popular.

〔概要〕〔overview〕

基板の識別子部に、識別子出力機能と、識別子
を読み取るためのリード命令が発行される度に識
別子情報を更新する機能を付加し、プログラムで
識別子を読み取るためのリード命令を複数回発行
し得られた識別子情報列で基板の種類を識別する
ようにした基板の自動識別方式である。
Adding an identifier output function and a function to update the identifier information each time a read command to read the identifier is issued to the identifier section of the board allows the program to issue the read command multiple times to read the identifier. This is an automatic board identification method that identifies the type of board using an identifier information string.

〔従来技術と問題点〕[Conventional technology and problems]

従来は基板の固定のID(識別子)情報をプログ
ラムが読み取り、識別していたが、以下に示す欠
点がある。
Conventionally, a program reads and identifies fixed ID (identifier) information on the board, but it has the following drawbacks.

(1) 基板の識別可能な最大値はID情報のビツト
幅で決まり、その値を越える識別が必要になつ
ても対応することはできない。よつて、ビツト
幅にある程度余裕を持たせることが必要であ
り、高価なものとなる。
(1) The maximum value that can be used to identify a board is determined by the bit width of the ID information, and even if identification exceeding that value is required, it will not be possible. Therefore, it is necessary to have some margin in the bit width, which makes it expensive.

(2) 上記ID情報を出力する機能の存在しない基
板が混在する場合にはそれらを識別することは
できない。
(2) If there are boards that do not have the function to output the above ID information, it will not be possible to identify them.

〔発明の目的〕[Purpose of the invention]

本発明は上記の考案に基づくものであつて、基
板識別において識別数が増加したり、全く識別機
能が考慮されていない基板が混在する場合であつ
ても容易に対応でき、且つ安価な基板の自動識別
方式を提供することを目的としている。
The present invention is based on the above-mentioned idea, and can easily handle cases where the number of boards to be identified increases in board identification, or where there are boards for which no identification function has been taken into account at all, and which is inexpensive. The purpose is to provide an automatic identification method.

〔目的を達成するための手段〕[Means to achieve the purpose]

そしてそのため、本発明の基板の自動識別方式
は、中央処理装置と、該中央処理装置に接続され
たバスにコネクタを介して着脱自在に接続される
と共に識別子部を持つ基板とを有する計算機シス
テムにおける基板の自動識別方式であつて、上記
識別子部は、上記中央処理装置が当該基板を指定
する初期化命令を発行した時や電源投入時やシス
テム・リセツト時に識別子情報を初期値に設定し
てこれを記憶し、上記中央処理装置が当該基板を
指定した識別子リード命令を発行した時、記憶し
ている識別子情報をデータ・バス上に出力し、し
かる後に識別子情報を更新して記憶することを特
徴とするものである。
Therefore, the automatic board identification method of the present invention is applicable to a computer system having a central processing unit and a board removably connected to a bus connected to the central processing unit via a connector and having an identifier portion. This is an automatic board identification method, and the identifier section sets the identifier information to an initial value when the central processing unit issues an initialization command specifying the board, when the power is turned on, or when the system is reset. and when the central processing unit issues an identifier read command specifying the board, outputs the stored identifier information onto the data bus, and then updates and stores the identifier information. That is.

〔発明の実施例〕[Embodiments of the invention]

第1図は本発明が適用される計算機システムの
1例を示す図である。第1図において、1は中央
処理装置、2―0と2―1は基板、3―0と3―
1は受け側のコネクタ、4―0と4―1は基板の
コネクタをそれぞれ示している。受け側のコネク
タ3―0と3―1はバスに接続されており、これ
らには基板のコネクタが差し込まれる。受け側コ
ネクタ3―0をスロツト0のコネクタ、受け側コ
ネクタ3―1をスロツト1のコネクタという。基
板2―0と2―1の中には後述する識別子部が設
けられている。基板の下にはプリンタやモデム等
のデバイスが接続される。なお、第1図には基板
は2個しか存在しないが、実際にはもつと多数の
基板が設置されている。
FIG. 1 is a diagram showing an example of a computer system to which the present invention is applied. In Figure 1, 1 is a central processing unit, 2-0 and 2-1 are substrates, 3-0 and 3-
1 is a connector on the receiving side, and 4-0 and 4-1 are connectors on the board, respectively. Connectors 3-0 and 3-1 on the receiving side are connected to the bus, and the connectors of the board are inserted into these. The receiving connector 3-0 is called the slot 0 connector, and the receiving connector 3-1 is called the slot 1 connector. An identifier portion, which will be described later, is provided in the substrates 2-0 and 2-1. Devices such as printers and modems are connected below the board. Although there are only two substrates in FIG. 1, in reality, a large number of substrates are installed.

本発明においては、基板内に、F/F(フリツ
プ・フロツプ)等で構成された所定ビツト幅の
ID出力機能、IDの初期値設定機能及びプログラ
ムがIDを読み取る毎にIDの出力値を更新する機
能を持つ識別子部を設ける。識別子部の実施例が
第2図及び第4図に示されており、簡単な設計で
は特定のビツトを順次反転させ、他のビツトを同
一の値に保持するものや、複数のビツトをカウン
タとして更新させるもの等があり、識別個数の増
加に伴なつてより安価な実現方法から採用して行
けばよい。第2図は識別子部の1実施例構成を示
すものである。第2図において、5はフリツプ・
フロツプ、6―0ないし6―3は3ステート・ゲ
ートをそれぞれ示している。識別子部に対しては
固有のアドレスが割当てられている。なお、同一
のスロツトに差し込まれる基板の識別子部は同一
のアドレスを有している。中央処理装置は或る基
板の識別子部の状態を初期値に設定したい場合、
その識別子部に割当てられたアドレスを指定して
IDイニシヤライズ命令(ライト命令)を発行す
る。そうすると、フリツプ・フロツプ5のクリア
端子にクリア信号が印加される。また、電源投入
時やシステム・リセツト時に無条件にクリア信号
を印加するようにすることも出来る。中央処理装
置がその識別子部に割当てられたアドレスを指定
してID読出し命令(リード命令)を発行すると、
フリツプ・フロツプ5のクロツク端子及び3ステ
ート・ゲート6―0ないし6―3の制御端子にパ
ルスが印加され、フリツプ・フロツプ5の状態に
対応する識別子情報がデータ・バスのビツト線
DB0ないしDB3に出力され、しかる後にフリ
ツプ・フロツプ5の状態は反転される。第3図は
第2図の識別子部におけるID読出し命令の発行
回数とID情報の関係を示すものであつて、第1
回目のID読出し命令が発行されると「0100」の
ID情報がデータ・バス上に出力され、第2回目
のID読出し命令が発行されると「1010」のID情
報がデータ・バス上に出力され、第3回目のID
読出し命令が発行されると「0100」のID情報が
データ・バス上に出力される。以下、図示の通り
である。
In the present invention, a circuit board with a predetermined bit width formed by F/F (flip-flop), etc.
An identifier section is provided that has an ID output function, an ID initial value setting function, and a function to update the ID output value every time the program reads the ID. Examples of the identifier part are shown in Figs. 2 and 4, and simple designs include one in which specific bits are sequentially inverted and other bits held at the same value, or one in which multiple bits are used as a counter. There are things that need to be updated, etc., and as the number of identification items increases, it is only necessary to adopt a cheaper implementation method. FIG. 2 shows one embodiment of the configuration of the identifier section. In Figure 2, 5 is a flip
Flops 6-0 through 6-3 represent three-state gates, respectively. A unique address is assigned to the identifier part. Note that the identifier portions of boards inserted into the same slot have the same address. When the central processing unit wants to set the status of the identifier part of a certain board to the initial value,
Specify the address assigned to that identifier part
Issue an ID initialize command (write command). Then, a clear signal is applied to the clear terminal of flip-flop 5. It is also possible to apply a clear signal unconditionally at power-on or system reset. When the central processing unit issues an ID read command (read command) specifying the address assigned to the identifier section,
A pulse is applied to the clock terminal of flip-flop 5 and the control terminals of three-state gates 6-0 to 6-3, and the identifier information corresponding to the state of flip-flop 5 is transferred to the bit line of the data bus.
It is output to DB0 to DB3, and then the state of flip-flop 5 is inverted. FIG. 3 shows the relationship between the number of ID read commands issued and ID information in the identifier section of FIG.
When the second ID read command is issued, "0100"
ID information is output on the data bus, and when the second ID read command is issued, ID information of "1010" is output on the data bus, and the third ID
When a read command is issued, ID information of "0100" is output onto the data bus. The following is as shown.

第4図は識別子部の他の実施例を示す図であ
る。第4図において、7はカウンタ、8―0ない
し8―3は3ステート・ゲートをそれぞれ示しい
る。中央処理装置は或る基板の識別子部の状態を
初期値に設定したい場合、その識別子部に割当て
られたアドレスを指定してIDイニシヤライズ命
令(ライト命令)を発行する。そうすると、カウ
ンタ7のクリア端子にクリア信号が印加される。
中央処理装置がその識別子部に割当てられたアド
レスを指定してID読出し命令(リード命令)を
発行すると、カウンタ7のクロツク端子及び3ス
テート・ゲート8―0ないし8―3の制御端子に
パルスが印加され、カウンタ7の状態に対応する
識別子情報がデータ・バスのビツト線DB0ない
しDB3に出力され、しかる後にカウンタ7の計
数値は+1される。第5図は第4図の識別子部に
おけるID読出し命令の発行回数とID情報の関係
を示すものであつて、第1回目のID読出し命令
が発行されると「0000」のID情報がデータ・バ
ス上に出力され、第2回目のID読出し命令が発
行されると「1000」のID情報がデータ・バス上
に出力され、第3回目のID読出し命令が発行さ
れると「0010」のID情報がデータ・バス上に出
力される。以下、図示のとおりである。
FIG. 4 is a diagram showing another embodiment of the identifier section. In FIG. 4, 7 represents a counter, and 8-0 to 8-3 represent three-state gates. When the central processing unit wants to set the state of the identifier section of a certain board to an initial value, it issues an ID initialize command (write command) by specifying the address assigned to the identifier section. Then, a clear signal is applied to the clear terminal of the counter 7.
When the central processing unit specifies the address assigned to the identifier section and issues an ID read command (read command), a pulse is generated at the clock terminal of the counter 7 and the control terminals of the three-state gates 8-0 to 8-3. The identifier information corresponding to the state of the counter 7 is output to the bit lines DB0 to DB3 of the data bus, and then the count value of the counter 7 is incremented by one. FIG. 5 shows the relationship between the number of ID read commands issued and the ID information in the identifier section of FIG. 4. When the first ID read command is issued, the ID information of "0000" becomes the data. When the second ID read command is issued, the ID information of "1000" is output onto the data bus, and when the third ID read command is issued, the ID information of "0010" is output. Information is output onto the data bus. The following is as shown in the figure.

中央処理装置のプログラムでは前記ID情報を
所定の回数だけ読み取り、メモリ上に記憶させ、
基板識別テーブルを検索することによつて基板の
種類を識別する。第6図は中央処理装置の持つ基
板識別テーブルの構成例を示すものであつて、
IDTは基板識別テーブルを示しいる。例えば、基
板#1のID情報列は、X11,X12,…,X1oという
ものである。更に識別のためのID出力機能の存
在しない基板が混在する場合に限つて、読み取つ
たID情報列が基板識別テーブルIDT上に定義さ
れていない場合には、前記ID出力機能の存在し
ない基板であると識別することも出来る。一般的
に、1個のID情報ののビツト幅をN、プログラ
ムの読み取り回数をnとすれば(2Nn=2N+nの種
類の基板まで識別可能である。
The central processing unit program reads the ID information a predetermined number of times and stores it in memory,
Identify the type of board by searching a board identification table. FIG. 6 shows an example of the configuration of a board identification table held by the central processing unit,
IDT indicates the board identification table. For example, the ID information string for board #1 is X 11 , X 12 , . . . , X 1o . Further, only when there are boards that do not have an ID output function for identification, if the read ID information string is not defined on the board identification table IDT, the board does not have the ID output function. It can also be identified. Generally, if the bit width of one piece of ID information is N and the number of times a program is read is n, it is possible to identify up to ( 2N ) n =2N +n types of boards.

第7図は識別処理を説明するための図である。
中央処理装置は、或るスロツトに差し込まれてい
る基板の種類を知りたい場合、その基板の識別子
部のアドレスを指定して所定の回数だけID読出
し命令を発行し、読出したID情報をメモリに格
納する。読出しを行つた後、読出したID情報列
と基板識別テーブルIDTの内容とを比較し、その
基板の種類の認識を行う。
FIG. 7 is a diagram for explaining the identification process.
When the central processing unit wants to know the type of board inserted into a certain slot, it specifies the address of the identifier section of the board, issues an ID read command a predetermined number of times, and stores the read ID information in memory. Store. After reading, the read ID information string is compared with the contents of the board identification table IDT to recognize the type of board.

〔発明の効果〕〔Effect of the invention〕

以上の説明から明らかなように、本発明によれ
ば以下の効果が得られる。
As is clear from the above description, the following effects can be obtained according to the present invention.

(a) 従来は2N+n通り識別するには(N+n)ビツ
ト幅の識別子部が必要であるが、Xビツト幅で
済むため、より安価なハードウエアで実現でき
る。
(a) Conventionally, an identifier section with a width of (N+n) bits is required to identify 2 N+n ways, but since it only needs a width of X bits, it can be realized with cheaper hardware.

(b) プログラムの読み取り回数(=n)を増すこ
とによつて識別可能数が増加するため基板の種
類が多くなつても容易に対応することが出来
る。
(b) By increasing the number of times the program is read (=n), the number of distinguishable boards increases, so even if the number of types of boards increases, it can be easily handled.

(c) 中央処理装置のプログラムによつて読み出さ
れるID情報が規則的に更新されるため、読み
取り回数を増加させることによつて、ID出力
機能の全く無い基板が混在しても、それらを識
別することが出来る。
(c) Since the ID information read by the central processing unit program is updated regularly, by increasing the number of readings, even if there are boards without any ID output function, they can be identified. You can.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明が適用される計算機システムの
1例を示す図、第2図は識別子部の1実施例構成
を示す図、第3図は第2図の識別子部における
ID読出し命令の発行回数とID情報の関係を示す
図、第4図は識別子部の他の実施例を示す図、第
5図は第4図の識別子部におけるID読出し命令
の発行回数とID情報の関係を示す図、第6図は
中央処理装置の持つ基板識別テーブルの構成例を
示す図、第7図は識別処理を説明するための図で
ある。 1…中央処理装置、2―0と2―1…基板、3
―0と3―1…受け側のコネクタ、4―0と4―
1…基板のコネクタ、5…フリツプ・フロツプ、
6―0ないし6―3…3ステート・ゲート、7…
カウンタ、8―0ないし8―3…3ステート・ゲ
ート、IDT…基板識別テーブル。
FIG. 1 is a diagram showing an example of a computer system to which the present invention is applied, FIG. 2 is a diagram showing an embodiment of the configuration of an identifier section, and FIG. 3 is a diagram showing an example configuration of an identifier section in FIG.
A diagram showing the relationship between the number of ID read commands issued and ID information, FIG. 4 is a diagram showing another embodiment of the identifier section, and FIG. 5 is a diagram showing the number of ID read commands issued and ID information in the identifier section of FIG. 4. FIG. 6 is a diagram showing a configuration example of a substrate identification table held by the central processing unit, and FIG. 7 is a diagram for explaining the identification process. 1... Central processing unit, 2-0 and 2-1... Board, 3
-0 and 3-1...receiving side connector, 4-0 and 4-
1... Board connector, 5... Flip-flop,
6-0 or 6-3...3 state gate, 7...
Counter, 8-0 or 8-3...3-state gate, IDT...board identification table.

Claims (1)

【特許請求の範囲】[Claims] 1 中央処理装置と、該中央処理装置に接続され
たバスにコネクタを介して着脱自在に接続される
と共に識別子部を持つ基板とを有する計算機シス
テムにおける基板の自動識別方式であつて、上記
識別子部は、上記中央処理装置が当該基板を指定
する初期化命令を発行した時や電源投入時やシス
テム・リセツト時に識別子情報を初期値に設定し
てこれを記憶し、上記中央処理装置が当該基板を
指定した識別子リード命令を発行した時、記憶し
ている識別子情報をデータ・バス上に出力し、し
かる後に識別子情報を更新して記憶することを特
徴とする基板の自動識別方式。
1. An automatic board identification method in a computer system having a central processing unit and a board removably connected to a bus connected to the central processing unit via a connector and having an identifier section, the board being sets the identifier information to an initial value and stores it when the central processing unit issues an initialization command specifying the board, turns on the power, or resets the system, and the central processing unit An automatic board identification method characterized in that when a specified identifier read command is issued, stored identifier information is output onto a data bus, and then the identifier information is updated and stored.
JP6730185A 1985-03-30 1985-03-30 Automatic discriminating system for substrate Granted JPS61226866A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6730185A JPS61226866A (en) 1985-03-30 1985-03-30 Automatic discriminating system for substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6730185A JPS61226866A (en) 1985-03-30 1985-03-30 Automatic discriminating system for substrate

Publications (2)

Publication Number Publication Date
JPS61226866A JPS61226866A (en) 1986-10-08
JPH0150938B2 true JPH0150938B2 (en) 1989-11-01

Family

ID=13341040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6730185A Granted JPS61226866A (en) 1985-03-30 1985-03-30 Automatic discriminating system for substrate

Country Status (1)

Country Link
JP (1) JPS61226866A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU611919B2 (en) * 1987-09-17 1991-06-27 Hewlett-Packard Company Apparatus and method for tracking and identifying printed circuit assemblies
CA1318406C (en) * 1988-07-25 1993-05-25 Anthony Gerard Gibart Programmable controller module identification system

Also Published As

Publication number Publication date
JPS61226866A (en) 1986-10-08

Similar Documents

Publication Publication Date Title
AU589815B2 (en) Bus interface circuit for digital data processor
US5568647A (en) Serial control apparatus with a single chip select signal
KR970071302A (en) Programmable Read / Write Access Signals from Processors and Methods of Forming The Signals
JPH0150938B2 (en)
JPS60201461A (en) System configuration recognizing system
JPS6227409B2 (en)
JPS6444588A (en) Memory cartridge
JP2528219B2 (en) Status register device
KR940007479Y1 (en) Data transfer circuit between multiple processors
JPS6053399B2 (en) memory control device
KR900003621Y1 (en) Data exchange apparatus among different processors
SU1462331A1 (en) Interface
JPH06119507A (en) IC card
JPH04152489A (en) Ic card
JPS6214920B2 (en)
JPS62276655A (en) Dma transfer system
JPH0150937B2 (en)
JPH01221043A (en) Keyboard control system
JPH04136769U (en) data carrier
JPH01236389A (en) Memory card
JPS61103264A (en) System constitution table preparing method
JPH02126499A (en) Microcomputer
JPH04275795A (en) Communication circuit package
JPS63219052A (en) Extended local bus
JPH0374732A (en) computer system