JPH0150938B2 - - Google Patents
Info
- Publication number
- JPH0150938B2 JPH0150938B2 JP6730185A JP6730185A JPH0150938B2 JP H0150938 B2 JPH0150938 B2 JP H0150938B2 JP 6730185 A JP6730185 A JP 6730185A JP 6730185 A JP6730185 A JP 6730185A JP H0150938 B2 JPH0150938 B2 JP H0150938B2
- Authority
- JP
- Japan
- Prior art keywords
- board
- identifier
- processing unit
- central processing
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 10
- 239000000758 substrate Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、基板の識別子部が当該識別子部を指
定するリード命令が発行される度に更新された識
別子情報をデータ・バス上に出力するようになつ
た基板の自動識別方式に関するものである。
定するリード命令が発行される度に更新された識
別子情報をデータ・バス上に出力するようになつ
た基板の自動識別方式に関するものである。
基板の識別子部に、識別子出力機能と、識別子
を読み取るためのリード命令が発行される度に識
別子情報を更新する機能を付加し、プログラムで
識別子を読み取るためのリード命令を複数回発行
し得られた識別子情報列で基板の種類を識別する
ようにした基板の自動識別方式である。
を読み取るためのリード命令が発行される度に識
別子情報を更新する機能を付加し、プログラムで
識別子を読み取るためのリード命令を複数回発行
し得られた識別子情報列で基板の種類を識別する
ようにした基板の自動識別方式である。
従来は基板の固定のID（識別子）情報をプログ
ラムが読み取り、識別していたが、以下に示す欠
点がある。
ラムが読み取り、識別していたが、以下に示す欠
点がある。
(1) 基板の識別可能な最大値はID情報のビツト
幅で決まり、その値を越える識別が必要になつ
ても対応することはできない。よつて、ビツト
幅にある程度余裕を持たせることが必要であ
り、高価なものとなる。
幅で決まり、その値を越える識別が必要になつ
ても対応することはできない。よつて、ビツト
幅にある程度余裕を持たせることが必要であ
り、高価なものとなる。
(2) 上記ID情報を出力する機能の存在しない基
板が混在する場合にはそれらを識別することは
できない。
板が混在する場合にはそれらを識別することは
できない。
本発明は上記の考案に基づくものであつて、基
板識別において識別数が増加したり、全く識別機
能が考慮されていない基板が混在する場合であつ
ても容易に対応でき、且つ安価な基板の自動識別
方式を提供することを目的としている。
板識別において識別数が増加したり、全く識別機
能が考慮されていない基板が混在する場合であつ
ても容易に対応でき、且つ安価な基板の自動識別
方式を提供することを目的としている。
そしてそのため、本発明の基板の自動識別方式
は、中央処理装置と、該中央処理装置に接続され
たバスにコネクタを介して着脱自在に接続される
と共に識別子部を持つ基板とを有する計算機シス
テムにおける基板の自動識別方式であつて、上記
識別子部は、上記中央処理装置が当該基板を指定
する初期化命令を発行した時や電源投入時やシス
テム・リセツト時に識別子情報を初期値に設定し
てこれを記憶し、上記中央処理装置が当該基板を
指定した識別子リード命令を発行した時、記憶し
ている識別子情報をデータ・バス上に出力し、し
かる後に識別子情報を更新して記憶することを特
徴とするものである。
は、中央処理装置と、該中央処理装置に接続され
たバスにコネクタを介して着脱自在に接続される
と共に識別子部を持つ基板とを有する計算機シス
テムにおける基板の自動識別方式であつて、上記
識別子部は、上記中央処理装置が当該基板を指定
する初期化命令を発行した時や電源投入時やシス
テム・リセツト時に識別子情報を初期値に設定し
てこれを記憶し、上記中央処理装置が当該基板を
指定した識別子リード命令を発行した時、記憶し
ている識別子情報をデータ・バス上に出力し、し
かる後に識別子情報を更新して記憶することを特
徴とするものである。
第１図は本発明が適用される計算機システムの
１例を示す図である。第１図において、１は中央
処理装置、２―０と２―１は基板、３―０と３―
１は受け側のコネクタ、４―０と４―１は基板の
コネクタをそれぞれ示している。受け側のコネク
タ３―０と３―１はバスに接続されており、これ
らには基板のコネクタが差し込まれる。受け側コ
ネクタ３―０をスロツト０のコネクタ、受け側コ
ネクタ３―１をスロツト１のコネクタという。基
板２―０と２―１の中には後述する識別子部が設
けられている。基板の下にはプリンタやモデム等
のデバイスが接続される。なお、第１図には基板
は２個しか存在しないが、実際にはもつと多数の
基板が設置されている。
１例を示す図である。第１図において、１は中央
処理装置、２―０と２―１は基板、３―０と３―
１は受け側のコネクタ、４―０と４―１は基板の
コネクタをそれぞれ示している。受け側のコネク
タ３―０と３―１はバスに接続されており、これ
らには基板のコネクタが差し込まれる。受け側コ
ネクタ３―０をスロツト０のコネクタ、受け側コ
ネクタ３―１をスロツト１のコネクタという。基
板２―０と２―１の中には後述する識別子部が設
けられている。基板の下にはプリンタやモデム等
のデバイスが接続される。なお、第１図には基板
は２個しか存在しないが、実際にはもつと多数の
基板が設置されている。
本発明においては、基板内に、Ｆ／Ｆ（フリツ
プ・フロツプ）等で構成された所定ビツト幅の
ID出力機能、IDの初期値設定機能及びプログラ
ムがIDを読み取る毎にIDの出力値を更新する機
能を持つ識別子部を設ける。識別子部の実施例が
第２図及び第４図に示されており、簡単な設計で
は特定のビツトを順次反転させ、他のビツトを同
一の値に保持するものや、複数のビツトをカウン
タとして更新させるもの等があり、識別個数の増
加に伴なつてより安価な実現方法から採用して行
けばよい。第２図は識別子部の１実施例構成を示
すものである。第２図において、５はフリツプ・
フロツプ、６―０ないし６―３は３ステート・ゲ
ートをそれぞれ示している。識別子部に対しては
固有のアドレスが割当てられている。なお、同一
のスロツトに差し込まれる基板の識別子部は同一
のアドレスを有している。中央処理装置は或る基
板の識別子部の状態を初期値に設定したい場合、
その識別子部に割当てられたアドレスを指定して
IDイニシヤライズ命令（ライト命令）を発行す
る。そうすると、フリツプ・フロツプ５のクリア
端子にクリア信号が印加される。また、電源投入
時やシステム・リセツト時に無条件にクリア信号
を印加するようにすることも出来る。中央処理装
置がその識別子部に割当てられたアドレスを指定
してID読出し命令（リード命令）を発行すると、
フリツプ・フロツプ５のクロツク端子及び３ステ
ート・ゲート６―０ないし６―３の制御端子にパ
ルスが印加され、フリツプ・フロツプ５の状態に
対応する識別子情報がデータ・バスのビツト線
DB０ないしDB３に出力され、しかる後にフリ
ツプ・フロツプ５の状態は反転される。第３図は
第２図の識別子部におけるID読出し命令の発行
回数とID情報の関係を示すものであつて、第１
回目のID読出し命令が発行されると「0100」の
ID情報がデータ・バス上に出力され、第２回目
のID読出し命令が発行されると「1010」のID情
報がデータ・バス上に出力され、第３回目のID
読出し命令が発行されると「0100」のID情報が
データ・バス上に出力される。以下、図示の通り
である。
プ・フロツプ）等で構成された所定ビツト幅の
ID出力機能、IDの初期値設定機能及びプログラ
ムがIDを読み取る毎にIDの出力値を更新する機
能を持つ識別子部を設ける。識別子部の実施例が
第２図及び第４図に示されており、簡単な設計で
は特定のビツトを順次反転させ、他のビツトを同
一の値に保持するものや、複数のビツトをカウン
タとして更新させるもの等があり、識別個数の増
加に伴なつてより安価な実現方法から採用して行
けばよい。第２図は識別子部の１実施例構成を示
すものである。第２図において、５はフリツプ・
フロツプ、６―０ないし６―３は３ステート・ゲ
ートをそれぞれ示している。識別子部に対しては
固有のアドレスが割当てられている。なお、同一
のスロツトに差し込まれる基板の識別子部は同一
のアドレスを有している。中央処理装置は或る基
板の識別子部の状態を初期値に設定したい場合、
その識別子部に割当てられたアドレスを指定して
IDイニシヤライズ命令（ライト命令）を発行す
る。そうすると、フリツプ・フロツプ５のクリア
端子にクリア信号が印加される。また、電源投入
時やシステム・リセツト時に無条件にクリア信号
を印加するようにすることも出来る。中央処理装
置がその識別子部に割当てられたアドレスを指定
してID読出し命令（リード命令）を発行すると、
フリツプ・フロツプ５のクロツク端子及び３ステ
ート・ゲート６―０ないし６―３の制御端子にパ
ルスが印加され、フリツプ・フロツプ５の状態に
対応する識別子情報がデータ・バスのビツト線
DB０ないしDB３に出力され、しかる後にフリ
ツプ・フロツプ５の状態は反転される。第３図は
第２図の識別子部におけるID読出し命令の発行
回数とID情報の関係を示すものであつて、第１
回目のID読出し命令が発行されると「0100」の
ID情報がデータ・バス上に出力され、第２回目
のID読出し命令が発行されると「1010」のID情
報がデータ・バス上に出力され、第３回目のID
読出し命令が発行されると「0100」のID情報が
データ・バス上に出力される。以下、図示の通り
である。
第４図は識別子部の他の実施例を示す図であ
る。第４図において、７はカウンタ、８―０ない
し８―３は３ステート・ゲートをそれぞれ示しい
る。中央処理装置は或る基板の識別子部の状態を
初期値に設定したい場合、その識別子部に割当て
られたアドレスを指定してIDイニシヤライズ命
令（ライト命令）を発行する。そうすると、カウ
ンタ７のクリア端子にクリア信号が印加される。
中央処理装置がその識別子部に割当てられたアド
レスを指定してID読出し命令（リード命令）を
発行すると、カウンタ７のクロツク端子及び３ス
テート・ゲート８―０ないし８―３の制御端子に
パルスが印加され、カウンタ７の状態に対応する
識別子情報がデータ・バスのビツト線DB０ない
しDB３に出力され、しかる後にカウンタ７の計
数値は＋１される。第５図は第４図の識別子部に
おけるID読出し命令の発行回数とID情報の関係
を示すものであつて、第１回目のID読出し命令
が発行されると「0000」のID情報がデータ・バ
ス上に出力され、第２回目のID読出し命令が発
行されると「1000」のID情報がデータ・バス上
に出力され、第３回目のID読出し命令が発行さ
れると「0010」のID情報がデータ・バス上に出
力される。以下、図示のとおりである。
る。第４図において、７はカウンタ、８―０ない
し８―３は３ステート・ゲートをそれぞれ示しい
る。中央処理装置は或る基板の識別子部の状態を
初期値に設定したい場合、その識別子部に割当て
られたアドレスを指定してIDイニシヤライズ命
令（ライト命令）を発行する。そうすると、カウ
ンタ７のクリア端子にクリア信号が印加される。
中央処理装置がその識別子部に割当てられたアド
レスを指定してID読出し命令（リード命令）を
発行すると、カウンタ７のクロツク端子及び３ス
テート・ゲート８―０ないし８―３の制御端子に
パルスが印加され、カウンタ７の状態に対応する
識別子情報がデータ・バスのビツト線DB０ない
しDB３に出力され、しかる後にカウンタ７の計
数値は＋１される。第５図は第４図の識別子部に
おけるID読出し命令の発行回数とID情報の関係
を示すものであつて、第１回目のID読出し命令
が発行されると「0000」のID情報がデータ・バ
ス上に出力され、第２回目のID読出し命令が発
行されると「1000」のID情報がデータ・バス上
に出力され、第３回目のID読出し命令が発行さ
れると「0010」のID情報がデータ・バス上に出
力される。以下、図示のとおりである。
中央処理装置のプログラムでは前記ID情報を
所定の回数だけ読み取り、メモリ上に記憶させ、
基板識別テーブルを検索することによつて基板の
種類を識別する。第６図は中央処理装置の持つ基
板識別テーブルの構成例を示すものであつて、
IDTは基板識別テーブルを示しいる。例えば、基
板＃１のID情報列は、X11，X12，…，X1oという
ものである。更に識別のためのID出力機能の存
在しない基板が混在する場合に限つて、読み取つ
たID情報列が基板識別テーブルIDT上に定義さ
れていない場合には、前記ID出力機能の存在し
ない基板であると識別することも出来る。一般的
に、１個のID情報ののビツト幅をＮ、プログラ
ムの読み取り回数をｎとすれば（2N）n＝2N+nの種
類の基板まで識別可能である。
所定の回数だけ読み取り、メモリ上に記憶させ、
基板識別テーブルを検索することによつて基板の
種類を識別する。第６図は中央処理装置の持つ基
板識別テーブルの構成例を示すものであつて、
IDTは基板識別テーブルを示しいる。例えば、基
板＃１のID情報列は、X11，X12，…，X1oという
ものである。更に識別のためのID出力機能の存
在しない基板が混在する場合に限つて、読み取つ
たID情報列が基板識別テーブルIDT上に定義さ
れていない場合には、前記ID出力機能の存在し
ない基板であると識別することも出来る。一般的
に、１個のID情報ののビツト幅をＮ、プログラ
ムの読み取り回数をｎとすれば（2N）n＝2N+nの種
類の基板まで識別可能である。
第７図は識別処理を説明するための図である。
中央処理装置は、或るスロツトに差し込まれてい
る基板の種類を知りたい場合、その基板の識別子
部のアドレスを指定して所定の回数だけID読出
し命令を発行し、読出したID情報をメモリに格
納する。読出しを行つた後、読出したID情報列
と基板識別テーブルIDTの内容とを比較し、その
基板の種類の認識を行う。
中央処理装置は、或るスロツトに差し込まれてい
る基板の種類を知りたい場合、その基板の識別子
部のアドレスを指定して所定の回数だけID読出
し命令を発行し、読出したID情報をメモリに格
納する。読出しを行つた後、読出したID情報列
と基板識別テーブルIDTの内容とを比較し、その
基板の種類の認識を行う。
以上の説明から明らかなように、本発明によれ
ば以下の効果が得られる。
ば以下の効果が得られる。
(a) 従来は2N+n通り識別するには（Ｎ＋ｎ）ビツ
ト幅の識別子部が必要であるが、Ｘビツト幅で
済むため、より安価なハードウエアで実現でき
る。
ト幅の識別子部が必要であるが、Ｘビツト幅で
済むため、より安価なハードウエアで実現でき
る。
(b) プログラムの読み取り回数（＝ｎ）を増すこ
とによつて識別可能数が増加するため基板の種
類が多くなつても容易に対応することが出来
る。
とによつて識別可能数が増加するため基板の種
類が多くなつても容易に対応することが出来
る。
(c) 中央処理装置のプログラムによつて読み出さ
れるID情報が規則的に更新されるため、読み
取り回数を増加させることによつて、ID出力
機能の全く無い基板が混在しても、それらを識
別することが出来る。
れるID情報が規則的に更新されるため、読み
取り回数を増加させることによつて、ID出力
機能の全く無い基板が混在しても、それらを識
別することが出来る。
第１図は本発明が適用される計算機システムの
１例を示す図、第２図は識別子部の１実施例構成
を示す図、第３図は第２図の識別子部における
ID読出し命令の発行回数とID情報の関係を示す
図、第４図は識別子部の他の実施例を示す図、第
５図は第４図の識別子部におけるID読出し命令
の発行回数とID情報の関係を示す図、第６図は
中央処理装置の持つ基板識別テーブルの構成例を
示す図、第７図は識別処理を説明するための図で
ある。 １…中央処理装置、２―０と２―１…基板、３
―０と３―１…受け側のコネクタ、４―０と４―
１…基板のコネクタ、５…フリツプ・フロツプ、
６―０ないし６―３…３ステート・ゲート、７…
カウンタ、８―０ないし８―３…３ステート・ゲ
ート、IDT…基板識別テーブル。
１例を示す図、第２図は識別子部の１実施例構成
を示す図、第３図は第２図の識別子部における
ID読出し命令の発行回数とID情報の関係を示す
図、第４図は識別子部の他の実施例を示す図、第
５図は第４図の識別子部におけるID読出し命令
の発行回数とID情報の関係を示す図、第６図は
中央処理装置の持つ基板識別テーブルの構成例を
示す図、第７図は識別処理を説明するための図で
ある。 １…中央処理装置、２―０と２―１…基板、３
―０と３―１…受け側のコネクタ、４―０と４―
１…基板のコネクタ、５…フリツプ・フロツプ、
６―０ないし６―３…３ステート・ゲート、７…
カウンタ、８―０ないし８―３…３ステート・ゲ
ート、IDT…基板識別テーブル。
Claims (1)
- １ 中央処理装置と、該中央処理装置に接続され
たバスにコネクタを介して着脱自在に接続される
と共に識別子部を持つ基板とを有する計算機シス
テムにおける基板の自動識別方式であつて、上記
識別子部は、上記中央処理装置が当該基板を指定
する初期化命令を発行した時や電源投入時やシス
テム・リセツト時に識別子情報を初期値に設定し
てこれを記憶し、上記中央処理装置が当該基板を
指定した識別子リード命令を発行した時、記憶し
ている識別子情報をデータ・バス上に出力し、し
かる後に識別子情報を更新して記憶することを特
徴とする基板の自動識別方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6730185A JPS61226866A (ja) | 1985-03-30 | 1985-03-30 | 基板の自動識別方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6730185A JPS61226866A (ja) | 1985-03-30 | 1985-03-30 | 基板の自動識別方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61226866A JPS61226866A (ja) | 1986-10-08 |
| JPH0150938B2 true JPH0150938B2 (ja) | 1989-11-01 |
Family
ID=13341040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6730185A Granted JPS61226866A (ja) | 1985-03-30 | 1985-03-30 | 基板の自動識別方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61226866A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU611919B2 (en) * | 1987-09-17 | 1991-06-27 | Hewlett-Packard Company | Apparatus and method for tracking and identifying printed circuit assemblies |
| CA1318406C (en) * | 1988-07-25 | 1993-05-25 | Anthony Gerard Gibart | Programmable controller module identification system |
-
1985
- 1985-03-30 JP JP6730185A patent/JPS61226866A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61226866A (ja) | 1986-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU589815B2 (en) | Bus interface circuit for digital data processor | |
| EP0362050A3 (en) | Memory card | |
| US5568647A (en) | Serial control apparatus with a single chip select signal | |
| KR970071302A (ko) | 프로세서로부터의 프로그램가능한 판독/기록 억세스 신호 및 이 신호의 형성 방법 | |
| JPH0150938B2 (ja) | ||
| JPS60201461A (ja) | システム構成認識方式 | |
| JPS6227409B2 (ja) | ||
| KR910006852A (ko) | 메모리 제어 시스템 및 방법 | |
| JP2528219B2 (ja) | ステ―タスレジスタ装置 | |
| KR940007479Y1 (ko) | 복수 프로세서 간의 데이타 전송회로 | |
| JPS6053399B2 (ja) | メモリコントロ−ル装置 | |
| KR900003621Y1 (ko) | 상이한 프로세서간의 데이터 교환장치 | |
| SU1462331A1 (ru) | Устройство дл сопр жени | |
| JPH04152489A (ja) | Ｉｃカード | |
| JPS6214920B2 (ja) | ||
| JPS62276655A (ja) | Ｄｍａ転送方式 | |
| JPH0150937B2 (ja) | ||
| JPH01221043A (ja) | キーボード制御システム | |
| JPH04136769U (ja) | データキヤリア | |
| JPH01236389A (ja) | メモリーカード | |
| JPH06175961A (ja) | 入出力アドレス自動設定装置 | |
| JPS61103264A (ja) | システム構成テ−ブル作成方法 | |
| JPH02126499A (ja) | マイクロコンピュータ | |
| JPH04275795A (ja) | 通信回路パッケージ | |
| ES273781U (es) | Controlador de acoplamiento entre un computador digital y un dispositivo de grabacion magnetica. |