JPH0152801B2 - - Google Patents
Info
- Publication number
- JPH0152801B2 JPH0152801B2 JP55154894A JP15489480A JPH0152801B2 JP H0152801 B2 JPH0152801 B2 JP H0152801B2 JP 55154894 A JP55154894 A JP 55154894A JP 15489480 A JP15489480 A JP 15489480A JP H0152801 B2 JPH0152801 B2 JP H0152801B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- recording
- reproduction
- signal
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/02—Control of operating function, e.g. switching from recording to reproducing
- G11B15/12—Masking of heads; circuits for Selecting or switching of heads between operative and inoperative functions or between different operative functions or for selection between operative heads; Masking of beams, e.g. of light beams
Landscapes
- Television Signal Processing For Recording (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、たとえばビデオテープレコーダの記
録再生ヘツドに接続される記録アンプと再生アン
プとを切換スイツチングするアンプ切換スイツチ
回路に関する。
録再生ヘツドに接続される記録アンプと再生アン
プとを切換スイツチングするアンプ切換スイツチ
回路に関する。
たとえば従来のビデオテープレコーダにおい
て、記録再生ヘツドに記録信号を供給する記録ア
ンプと、該ヘツドからの再生信号が供給される再
生アンプ（いわゆるヘツドアンプ）とは、第１図
のようにトランス３を介して記録再生ヘツド１に
接続されている。すなわち、記録再生ヘツド１
は、回転ヘツド装置の回転体に設けられているこ
とから、ロータリートランス２を介してトランス
３の１次コイル４に接続され、このトランス３の
２個の２次コイル５，６に、それぞれスイツチ
７，８を介して、ヘツドアンプ９の入力端子、記
録アンプ１０の出力端子が接続されている。
て、記録再生ヘツドに記録信号を供給する記録ア
ンプと、該ヘツドからの再生信号が供給される再
生アンプ（いわゆるヘツドアンプ）とは、第１図
のようにトランス３を介して記録再生ヘツド１に
接続されている。すなわち、記録再生ヘツド１
は、回転ヘツド装置の回転体に設けられているこ
とから、ロータリートランス２を介してトランス
３の１次コイル４に接続され、このトランス３の
２個の２次コイル５，６に、それぞれスイツチ
７，８を介して、ヘツドアンプ９の入力端子、記
録アンプ１０の出力端子が接続されている。
この第１図の構成において、トランス３は、い
わゆるステツプアツプトランスであり、記録用と
再生用に、２個のトランスを用いるか、あるいは
第１図のように２個の２次コイルを設ける必要が
ある。さらに、個別部品としてのスイツチ７，８
を必要とするため、記録アンプ９や再生アンプ１
０等の集積化した場合に外付け部品点数が多く、
配線が面倒で高価となる。
わゆるステツプアツプトランスであり、記録用と
再生用に、２個のトランスを用いるか、あるいは
第１図のように２個の２次コイルを設ける必要が
ある。さらに、個別部品としてのスイツチ７，８
を必要とするため、記録アンプ９や再生アンプ１
０等の集積化した場合に外付け部品点数が多く、
配線が面倒で高価となる。
次に、第２図は、一部集積化されたヘツドアン
プ回路を示し、記録再生ヘツド１１を上記ロータ
リートランスや入力トランス等のトランスの１次
側に接続するとともに、このトランスの２次コイ
ル１２の一端をコンデンサ１３を介して接地し、
他端をヘツドアンプ回路の入力トランジスタ１４
のベースに接続している。このトランジスタ１４
のコレクタ出力は、ヘツドアンプ回路の主要部の
増幅器１５で増幅され、出力端子１６から取り出
される。この場合、SN比をかせぐ意味で、トラ
ンジスタ１４のエミツタを接地し、増幅器１５の
出力を抵抗１７を介してトランジスタ１４のベー
スに帰還をかけ、このベースを可変抵抗器１８を
介して接地することにより、帰還抵抗とダンピン
グボリユームとを兼用している。
プ回路を示し、記録再生ヘツド１１を上記ロータ
リートランスや入力トランス等のトランスの１次
側に接続するとともに、このトランスの２次コイ
ル１２の一端をコンデンサ１３を介して接地し、
他端をヘツドアンプ回路の入力トランジスタ１４
のベースに接続している。このトランジスタ１４
のコレクタ出力は、ヘツドアンプ回路の主要部の
増幅器１５で増幅され、出力端子１６から取り出
される。この場合、SN比をかせぐ意味で、トラ
ンジスタ１４のエミツタを接地し、増幅器１５の
出力を抵抗１７を介してトランジスタ１４のベー
スに帰還をかけ、このベースを可変抵抗器１８を
介して接地することにより、帰還抵抗とダンピン
グボリユームとを兼用している。
ところが、この第２図の構成に対して、記録ア
ンプを接続しようとすると、２次コイル１２の信
号の振幅が入力トランジスタ１４のベース−エミ
ツタ間電圧VBEでクランプされるという悪影響が
生ずるため、ヘツドアンプと記録アンプとを集積
化しても、ヘツドとの接続端子（外部接続ピン）
を共通のピンとすることができず、また、外部に
別個のスイツチ部品が必要となる。なお、入力ト
ランジスタ１４のエミツタと接地との間に半導体
スイツチング素子等を挿入接続することも考えら
れるが、再生動作時にエミツタと接地との間の抵
抗値を０近くまで下げることは実現不可能であ
り、SN比の改善上好ましくない。
ンプを接続しようとすると、２次コイル１２の信
号の振幅が入力トランジスタ１４のベース−エミ
ツタ間電圧VBEでクランプされるという悪影響が
生ずるため、ヘツドアンプと記録アンプとを集積
化しても、ヘツドとの接続端子（外部接続ピン）
を共通のピンとすることができず、また、外部に
別個のスイツチ部品が必要となる。なお、入力ト
ランジスタ１４のエミツタと接地との間に半導体
スイツチング素子等を挿入接続することも考えら
れるが、再生動作時にエミツタと接地との間の抵
抗値を０近くまで下げることは実現不可能であ
り、SN比の改善上好ましくない。
本発明は、このような従来の問題点に鑑みてな
されたものであり、記録アンプとヘツドアンプ
（再生アンプ）とを集積化した場合に記録出力端
子と再生入力端子とを１個のピンで共通化でき、
SN比の劣化なく記録アンプとヘツドアンプとの
切換スイツチングが行なえ、外部部品点数が少な
くてすみ、集積化に適したアンプ切換スイツチ回
路の提供を目的とする。
されたものであり、記録アンプとヘツドアンプ
（再生アンプ）とを集積化した場合に記録出力端
子と再生入力端子とを１個のピンで共通化でき、
SN比の劣化なく記録アンプとヘツドアンプとの
切換スイツチングが行なえ、外部部品点数が少な
くてすみ、集積化に適したアンプ切換スイツチ回
路の提供を目的とする。
以下、本発明に係る好ましい実施例について図
面を参照しながら説明する。
面を参照しながら説明する。
第３図は本発明の一実施例を示す回路図であ
る。この第３図において、記録再生ヘツド２１
は、前述したロータリートランスや入力トランス
の１次側に接続され、このトランスの２次コイル
２２の一端は、電圧源２３に接続され、他端は、
集積回路の記録信号出力および再生信号入力の共
通端子２５に接続されている。この入出力共通端
子２５は、再生アンプ（ヘツドアンプ）の入力ト
ランジスタ３１のベース、および記録アンプの出
力トランジスタ４１のコレクタに接続されてい
る。この記録アンプの出力段は、トランジスタ４
１，４２，４３等を用いたカレントミラー回路で
構成しており、記録信号源である電流源４４から
のトランジスタ４２を流れる電流に応じて、トラ
ンジスタ４１の電流が制御され、このトランジス
タ４１のコレクタ電流が入出力共通端子２５を介
して出力され、電流駆動形式の記録信号出力とな
る。このカレントミラー回路のトランジスタ４２
のコレクタに第１のスイツチ４５が接続されてい
る。このスイツチ４５は、半導体スイツチング素
子を用いて簡単に構成できる。
る。この第３図において、記録再生ヘツド２１
は、前述したロータリートランスや入力トランス
の１次側に接続され、このトランスの２次コイル
２２の一端は、電圧源２３に接続され、他端は、
集積回路の記録信号出力および再生信号入力の共
通端子２５に接続されている。この入出力共通端
子２５は、再生アンプ（ヘツドアンプ）の入力ト
ランジスタ３１のベース、および記録アンプの出
力トランジスタ４１のコレクタに接続されてい
る。この記録アンプの出力段は、トランジスタ４
１，４２，４３等を用いたカレントミラー回路で
構成しており、記録信号源である電流源４４から
のトランジスタ４２を流れる電流に応じて、トラ
ンジスタ４１の電流が制御され、このトランジス
タ４１のコレクタ電流が入出力共通端子２５を介
して出力され、電流駆動形式の記録信号出力とな
る。このカレントミラー回路のトランジスタ４２
のコレクタに第１のスイツチ４５が接続されてい
る。このスイツチ４５は、半導体スイツチング素
子を用いて簡単に構成できる。
次に、再生アンプの入力トランジスタ３１のエ
ミツタは、定電流源となるトランジスタ３２のコ
レクタに接続されて直流的にフローテイング状態
となつており、このトランジスタ３２のベース
は、抵抗３３を介し、第２のスイツチ３４を介
し、バイアス電圧源３５に接続されている。この
スイツチ３４も、半導体スイツチング素子を用い
て集積回路内に簡単に構成できる。また、トラン
ジスタ３２のベースは、ダイオード３６および抵
抗３７を介し接地されている。ここで、入力トラ
ンジスタ３１のエミツタに、抵抗３８を介して電
圧源３９を接続し、スイツチ３４をオフして電流
源となるトランジスタ３２の電流を遮断したとき
に、入力トランジスタ３１を完全にオフさせるよ
うにするのが好ましい。さらに、入力トランジス
タ３１のエミツタを、コンデンサ２６を介して接
地することにより交流的に短絡し、SN比改善を
図つている。この入力トランジスタ３１のコレク
タ出力は、トランジスタ２７を介し出力端子２８
から取り出される。
ミツタは、定電流源となるトランジスタ３２のコ
レクタに接続されて直流的にフローテイング状態
となつており、このトランジスタ３２のベース
は、抵抗３３を介し、第２のスイツチ３４を介
し、バイアス電圧源３５に接続されている。この
スイツチ３４も、半導体スイツチング素子を用い
て集積回路内に簡単に構成できる。また、トラン
ジスタ３２のベースは、ダイオード３６および抵
抗３７を介し接地されている。ここで、入力トラ
ンジスタ３１のエミツタに、抵抗３８を介して電
圧源３９を接続し、スイツチ３４をオフして電流
源となるトランジスタ３２の電流を遮断したとき
に、入力トランジスタ３１を完全にオフさせるよ
うにするのが好ましい。さらに、入力トランジス
タ３１のエミツタを、コンデンサ２６を介して接
地することにより交流的に短絡し、SN比改善を
図つている。この入力トランジスタ３１のコレク
タ出力は、トランジスタ２７を介し出力端子２８
から取り出される。
以上の構成を有するアンプ切換スイツチ回路に
おいて、記録時には第１、第２のスイツチ４５，
３４を共にオフする。このとき、トランジスタ４
１，４２，４３より成るカレントミラー回路は正
常に動作し、トランジスタ４１のコレクタ電流が
入出力共通端子２５に供給される。また、電流源
となるトランジスタ３２はオフされるから、入力
トランジスタ３１はオフ状態となる。ここで、電
圧源３９の電圧をV1、コイル２２の一端に接続
された電圧源２３の電圧をV2とするとき、V1＞
V2の条件を満足するように各電圧V1、V2を設定
することにより、入力トランジスタ３１は確実に
遮断され、記録アンプ系と再生アンプ系との相互
干渉が防止される。さらに、電圧源３９の電圧
V1としては、再生アンプの出力トランジスタ４
１のコレクタ出力の最大電圧からトランジスタ３
１のベースエミツタ間電圧VBEを差し引いた電圧
レベルよりも上のレベル設定することが好まし
い。
おいて、記録時には第１、第２のスイツチ４５，
３４を共にオフする。このとき、トランジスタ４
１，４２，４３より成るカレントミラー回路は正
常に動作し、トランジスタ４１のコレクタ電流が
入出力共通端子２５に供給される。また、電流源
となるトランジスタ３２はオフされるから、入力
トランジスタ３１はオフ状態となる。ここで、電
圧源３９の電圧をV1、コイル２２の一端に接続
された電圧源２３の電圧をV2とするとき、V1＞
V2の条件を満足するように各電圧V1、V2を設定
することにより、入力トランジスタ３１は確実に
遮断され、記録アンプ系と再生アンプ系との相互
干渉が防止される。さらに、電圧源３９の電圧
V1としては、再生アンプの出力トランジスタ４
１のコレクタ出力の最大電圧からトランジスタ３
１のベースエミツタ間電圧VBEを差し引いた電圧
レベルよりも上のレベル設定することが好まし
い。
次に、再生時には第１、第２のスイツチ４５，
３４を共にオンする。このとき、上記カレントミ
ラー回路のトランジスタ４２のコレクタが接地さ
れるから、記録信号源である電流源４４からの電
流は、すべてスイツチ４５を介して流れ、出力ト
ランジスタ４１のコレクタには出力が表われな
い。また、トランジスタ３２のベースには、バイ
アス電圧源３５からのバイアス電圧が供給され、
このトランジスタ３２は定電流源として動作す
る。したがつて、入力トランジスタ３１のエミツ
タは、定電流源が接続されることで、バイアスさ
れ、また、交流的にはコンデンサ２６でシヨート
されることにより、SN比の向上が図れる。
３４を共にオンする。このとき、上記カレントミ
ラー回路のトランジスタ４２のコレクタが接地さ
れるから、記録信号源である電流源４４からの電
流は、すべてスイツチ４５を介して流れ、出力ト
ランジスタ４１のコレクタには出力が表われな
い。また、トランジスタ３２のベースには、バイ
アス電圧源３５からのバイアス電圧が供給され、
このトランジスタ３２は定電流源として動作す
る。したがつて、入力トランジスタ３１のエミツ
タは、定電流源が接続されることで、バイアスさ
れ、また、交流的にはコンデンサ２６でシヨート
されることにより、SN比の向上が図れる。
以上の説明からも明らかなように、本発明に係
るアンプ切換スイツチ回路によれば、記録アンプ
の出力トランジスタをコレクタ出力とし、再生ア
ンプの入力トランジスタのエミツタを、電流源に
接続することにより直流的にフローテイングにす
るとともにコンデンサにより交流的に短絡してい
るため、再生入力と記録出力とを１個の入出力端
子で共通化でき、SN比の劣化も防止できる。ま
た、記録アンプの出力トランジスタをオン・オフ
制御する第１のスイツチング手段と、再生アンプ
の入力トランジスタのエミツタに接続される電流
源をオン・オフ制御する第２のスイツチング手段
とは、集積回路内で半導体スイツチング素子を用
いて簡単に構成でき、集積化に適した回路構成で
あるのみならず、外付部品点数が最小となり、製
造が容易でコストダウンが図れる。さらに、上記
再生アンプの入力トランジスタのエミツタを電圧
源に接続することにより、再生モードに切換えた
ときの上記入力トランジスタの遮断が完全に行な
われる。
るアンプ切換スイツチ回路によれば、記録アンプ
の出力トランジスタをコレクタ出力とし、再生ア
ンプの入力トランジスタのエミツタを、電流源に
接続することにより直流的にフローテイングにす
るとともにコンデンサにより交流的に短絡してい
るため、再生入力と記録出力とを１個の入出力端
子で共通化でき、SN比の劣化も防止できる。ま
た、記録アンプの出力トランジスタをオン・オフ
制御する第１のスイツチング手段と、再生アンプ
の入力トランジスタのエミツタに接続される電流
源をオン・オフ制御する第２のスイツチング手段
とは、集積回路内で半導体スイツチング素子を用
いて簡単に構成でき、集積化に適した回路構成で
あるのみならず、外付部品点数が最小となり、製
造が容易でコストダウンが図れる。さらに、上記
再生アンプの入力トランジスタのエミツタを電圧
源に接続することにより、再生モードに切換えた
ときの上記入力トランジスタの遮断が完全に行な
われる。
ここで、第４図は、以上のような構成のアンプ
切換スイツチ回路を現実の回転２ヘツド型VTR
（ビデオテープレコーダ）の記録再生アンプ系に
適用した具体例を示すブロツク図である。
切換スイツチ回路を現実の回転２ヘツド型VTR
（ビデオテープレコーダ）の記録再生アンプ系に
適用した具体例を示すブロツク図である。
この第４図において、前述した第３図の各部と
対応する部分にはそれぞれ同じ参照番号を用い、
２個の記録再生ヘツド２１Ａ，２１Ｂの各信号系
についてそれぞれ添字Ａ，Ｂを付している。２個
の記録再生ヘツド２１Ａ，２１Ｂは、上記VTR
の回転ヘツド装置の回転ドラム（図示せず）等に
180゜の角度割りで取り付けられ、前記ロータリト
ランスや入力トランス等の１次コイルにそれぞれ
接続されている。これらの各トランスの２次コイ
ル２２Ａ，２２Ｂの各一端には、前述した第３図
に示すようなアンプ切換スイツチ回路５０Ａ，５
０Ｂの各入出力共通端子２５Ａ，２５Ｂがそれぞ
れ接続されており、２次コイル２２Ａ，２２Ｂの
各他端は共通に前記電圧源２３に接続されてい
る。アンプ切換スイツチ回路５０Ａ，５０Ｂは、
互いに同様な構成を有し同様な動作を行うため、
一方の回路５０Ａについてのみ説明すると、入出
力共通端子２５Ａは仮想的な切換スイツチSAを
介して再生ヘツドアンプ部３０Ａ及び記録アンプ
部４０Ａに接続されている。再生ヘツドアンプ部
３０Ａは、前記第３図のトランジスタ３１，２７
を主要部とするアンプ回路に相当し、トランジス
タ３１のエミツタに接続される定電流源がスイツ
チ３４をオン・オフすることによりアンプ自体の
動作が同じくオン・オフ制御される。記録アンプ
部４０Ａは、前記第３図のトランジスタ１４〜４
３から成るアンプ回路に相当し、記録信号入力端
子と接地との間に接続されたスイツチ４５がオフ
のときアンプ自体の動作がオンで、スイツチ４５
がオンのときアンプ自体の動作がオフとなる。こ
れらのスイツチ４５，３４が上記仮想的な切換ス
イツチSAに対応し、例えばスイツチ４５，３４
が共にオフのときには切換スイツチSAが被選択
端子Ｒに切換接続されたことに相当する。このと
き入力端子４７からの記録信号が記録アンプ部４
０Ａで増幅され、切換スイツチSAを介して端子
２５Ａから出力される。またスイツチ４５，３４
が共にオンのときには切換スイツチSAが被選択
端子Ｐに切換接続されたことに相当し、端子２５
Ａからの再生信号が切換スイツチSAを介して再
生ヘツドアンプ部３０Ａに入力され、出力端子２
８Ａを介して取り出される。出力端子２８Ａから
の再生出力信号は、RFアンプ（高周波増幅器）
５４Ａで増幅され、切換スイツチ５５の被選択端
子ａに供給される。ここで端子５６に供給される
切換スイツチ５５の切換制御信号は、上記回転ド
ラム等の回転に伴つて磁気テープと摺接するヘツ
ド２１Ａ，２１Ｂに切り換えるための切換制御パ
ルスであり、例えばヘツド２１Ａが磁気テープと
摺接している間は切換スイツチ５５が被選択端子
ａ側に接続されるように切換制御する。切換スイ
ツチ５５からの出力信号は、バツフアアンプ５７
を介して出力端子５８から取り出される。
対応する部分にはそれぞれ同じ参照番号を用い、
２個の記録再生ヘツド２１Ａ，２１Ｂの各信号系
についてそれぞれ添字Ａ，Ｂを付している。２個
の記録再生ヘツド２１Ａ，２１Ｂは、上記VTR
の回転ヘツド装置の回転ドラム（図示せず）等に
180゜の角度割りで取り付けられ、前記ロータリト
ランスや入力トランス等の１次コイルにそれぞれ
接続されている。これらの各トランスの２次コイ
ル２２Ａ，２２Ｂの各一端には、前述した第３図
に示すようなアンプ切換スイツチ回路５０Ａ，５
０Ｂの各入出力共通端子２５Ａ，２５Ｂがそれぞ
れ接続されており、２次コイル２２Ａ，２２Ｂの
各他端は共通に前記電圧源２３に接続されてい
る。アンプ切換スイツチ回路５０Ａ，５０Ｂは、
互いに同様な構成を有し同様な動作を行うため、
一方の回路５０Ａについてのみ説明すると、入出
力共通端子２５Ａは仮想的な切換スイツチSAを
介して再生ヘツドアンプ部３０Ａ及び記録アンプ
部４０Ａに接続されている。再生ヘツドアンプ部
３０Ａは、前記第３図のトランジスタ３１，２７
を主要部とするアンプ回路に相当し、トランジス
タ３１のエミツタに接続される定電流源がスイツ
チ３４をオン・オフすることによりアンプ自体の
動作が同じくオン・オフ制御される。記録アンプ
部４０Ａは、前記第３図のトランジスタ１４〜４
３から成るアンプ回路に相当し、記録信号入力端
子と接地との間に接続されたスイツチ４５がオフ
のときアンプ自体の動作がオンで、スイツチ４５
がオンのときアンプ自体の動作がオフとなる。こ
れらのスイツチ４５，３４が上記仮想的な切換ス
イツチSAに対応し、例えばスイツチ４５，３４
が共にオフのときには切換スイツチSAが被選択
端子Ｒに切換接続されたことに相当する。このと
き入力端子４７からの記録信号が記録アンプ部４
０Ａで増幅され、切換スイツチSAを介して端子
２５Ａから出力される。またスイツチ４５，３４
が共にオンのときには切換スイツチSAが被選択
端子Ｐに切換接続されたことに相当し、端子２５
Ａからの再生信号が切換スイツチSAを介して再
生ヘツドアンプ部３０Ａに入力され、出力端子２
８Ａを介して取り出される。出力端子２８Ａから
の再生出力信号は、RFアンプ（高周波増幅器）
５４Ａで増幅され、切換スイツチ５５の被選択端
子ａに供給される。ここで端子５６に供給される
切換スイツチ５５の切換制御信号は、上記回転ド
ラム等の回転に伴つて磁気テープと摺接するヘツ
ド２１Ａ，２１Ｂに切り換えるための切換制御パ
ルスであり、例えばヘツド２１Ａが磁気テープと
摺接している間は切換スイツチ５５が被選択端子
ａ側に接続されるように切換制御する。切換スイ
ツチ５５からの出力信号は、バツフアアンプ５７
を介して出力端子５８から取り出される。
ここで、VTRを記録モードに切換操作したと
きには、記録しようとする信号（記録信号５が入
力端子４７に供給されると共に、記録モード指令
信号Recが端子５２を介して切換信号発生回路５
１に送られ、ポーズモードでないとき、すなわち
ポーズモード指令信号Pauseが“０”のときに、
切換信号発生回路５１から記録側切換制御信号が
発生され、この切換制御信号により上記切換スイ
ツチSA（及びSB）が端子Ｒ側に切換制御される。
これは、元の第３図の回路中の各スイツチ４５，
３４をいずれもオフすることに相当する。このと
き記録アンプ部４０Ａ（及び４０Ｂ）は端子４７
に供給された記録信号を増幅して磁気記録するの
に充分な電流を発生し、上記切換スイツチSA（及
びSB）を介して２次コイル２２Ａ（及び２２Ｂ）
に送る。これによつて対応する１次側コイルに電
流が発生し、ヘツド２１Ａ（及び２１Ｂ）のコイ
ルに記録電流が流れて磁界を発生し、磁気テープ
に記録信号を記録することになる。
きには、記録しようとする信号（記録信号５が入
力端子４７に供給されると共に、記録モード指令
信号Recが端子５２を介して切換信号発生回路５
１に送られ、ポーズモードでないとき、すなわち
ポーズモード指令信号Pauseが“０”のときに、
切換信号発生回路５１から記録側切換制御信号が
発生され、この切換制御信号により上記切換スイ
ツチSA（及びSB）が端子Ｒ側に切換制御される。
これは、元の第３図の回路中の各スイツチ４５，
３４をいずれもオフすることに相当する。このと
き記録アンプ部４０Ａ（及び４０Ｂ）は端子４７
に供給された記録信号を増幅して磁気記録するの
に充分な電流を発生し、上記切換スイツチSA（及
びSB）を介して２次コイル２２Ａ（及び２２Ｂ）
に送る。これによつて対応する１次側コイルに電
流が発生し、ヘツド２１Ａ（及び２１Ｂ）のコイ
ルに記録電流が流れて磁界を発生し、磁気テープ
に記録信号を記録することになる。
次に、VTRを再生モードに切換操作したとき
には、端子５２の上記記録モード指令信号Recが
“０”となつており、上記ポーズモード指令信号
Pauseが“０”のときに、切換信号発生回路５１
からは再生側切換制御信号が発生される。この切
換制御信号により上記切換スイツチSA（及びSB）
は端子Ｐ側に切換制御される。これは元の第３図
の回路中の各スイツチ４５，３４のいずれもオン
することに相当する。このとき磁気テープに記録
された信号が上記ヘツド２１Ａ（及び２１Ｂ）で
ピツクアツプされ、上記トランスを介して入出力
端子２５Ａ（及び２５Ｂ）に供給され、上記切換
スイツチSA（及びSB）を介して再生ヘツドアンプ
部３０Ａ（及び３０Ｂ）に入力される。
には、端子５２の上記記録モード指令信号Recが
“０”となつており、上記ポーズモード指令信号
Pauseが“０”のときに、切換信号発生回路５１
からは再生側切換制御信号が発生される。この切
換制御信号により上記切換スイツチSA（及びSB）
は端子Ｐ側に切換制御される。これは元の第３図
の回路中の各スイツチ４５，３４のいずれもオン
することに相当する。このとき磁気テープに記録
された信号が上記ヘツド２１Ａ（及び２１Ｂ）で
ピツクアツプされ、上記トランスを介して入出力
端子２５Ａ（及び２５Ｂ）に供給され、上記切換
スイツチSA（及びSB）を介して再生ヘツドアンプ
部３０Ａ（及び３０Ｂ）に入力される。
この再生ヘツドアンプ部３０Ａ（及び３０Ｂ）
はVTRの再生系回路の初段であるため、画質に
大きく影響を及ぼす。すなわち周波数特性、SN
比や歪率等の電気的特性を良くするためには、こ
の再生ヘツドアンプ部３０Ａ（及び３０Ｂ）の回
路構成として、ノイズ発生を極力減少させ、初段
アンプトランジスタの電流値設定、アンプの入力
インピーダンスとヘツドアンプのトータルインピ
ーダンスとより成る共振回路の共振点を極力周波
数の高域に設定する等が重要である。
はVTRの再生系回路の初段であるため、画質に
大きく影響を及ぼす。すなわち周波数特性、SN
比や歪率等の電気的特性を良くするためには、こ
の再生ヘツドアンプ部３０Ａ（及び３０Ｂ）の回
路構成として、ノイズ発生を極力減少させ、初段
アンプトランジスタの電流値設定、アンプの入力
インピーダンスとヘツドアンプのトータルインピ
ーダンスとより成る共振回路の共振点を極力周波
数の高域に設定する等が重要である。
このような再生ヘツドアンプ部３０Ａ（及び３
０Ｂ）から端子２８Ａ（及び２８Ｂ）を介して取
り出された再生信号は、高周波増幅器５４Ａ（及
び５４Ｂ）で増幅され、切換スイツチ５５を介し
てバツフアアンプ５７に供給されて増幅され、出
力端子５８から再生信号が得られる。
０Ｂ）から端子２８Ａ（及び２８Ｂ）を介して取
り出された再生信号は、高周波増幅器５４Ａ（及
び５４Ｂ）で増幅され、切換スイツチ５５を介し
てバツフアアンプ５７に供給されて増幅され、出
力端子５８から再生信号が得られる。
以上のように、前述した第３図のアンプ切換ス
イツチ回路は、第４図に示すようなVTRの記録
再生回路系における記録モードと再生モードとの
切り換えのための回路構成に適用して好ましいも
のである。
イツチ回路は、第４図に示すようなVTRの記録
再生回路系における記録モードと再生モードとの
切り換えのための回路構成に適用して好ましいも
のである。
なお、本発明は上記実施例のみに限定されるも
のではなく、本発明の要旨を逸脱しない範囲にお
いて種々の変更が可能である。
のではなく、本発明の要旨を逸脱しない範囲にお
いて種々の変更が可能である。
第１図および第２図はそれぞれ異なる従来例を
示す回路図である。第３図は本発明の一実施例を
示す回路図、第４図は該実施例をVTRの記録再
生回路系に適用した具体例を示すブロツク回路図
である。 ２１……記録再生ヘツド、２３，３９……電圧
源、２５……入出力共通端子、２６……コンデン
サ、３１……再生アンプの入力トランジスタ、３
２……電流源となるトランジスタ、３４……第２
のスイツチ、３５……バイアス電圧源、４１……
記録アンプの出力トランジスタ、４５……第１の
スイツチ。
示す回路図である。第３図は本発明の一実施例を
示す回路図、第４図は該実施例をVTRの記録再
生回路系に適用した具体例を示すブロツク回路図
である。 ２１……記録再生ヘツド、２３，３９……電圧
源、２５……入出力共通端子、２６……コンデン
サ、３１……再生アンプの入力トランジスタ、３
２……電流源となるトランジスタ、３４……第２
のスイツチ、３５……バイアス電圧源、４１……
記録アンプの出力トランジスタ、４５……第１の
スイツチ。
Claims (1)
- 【特許請求の範囲】 １ 記録再生ヘツドに対して信号を入出力するト
ランスの２次コイルの一端が接続される信号入出
力端子に接続された記録アンプと再生アンプとを
切り換えるアンプ切換スイツチ回路において、 上記トランスの２次コイルの他端に第１の基準
電圧を供給するための第１の基準電圧源と、 上記信号入出力端子に出力端子が接続されると
共に入力端子と基準電位間に第１のスイツチング
手段が接続され、この第１のスイツチング手段の
オフ・オン動作に応じてオン・オフ制御される電
流駆動型の記録アンプと、 上記信号入出力端子に入力端子が接続され、第
１の出力端子から再生信号が取り出されると共に
第２の出力端子に定電流源が接続されて成る再生
アンプと、 この再生アンプの上記第２の出力端子と基準電
位間に接続された交流接地用容量と、 上記再生アンプの上記第２の出力端子に抵抗を
介して第２の基準電圧を供給する第２の基準電圧
源と、 上記再生アンプの上記第２の出力端子に接続さ
れた上記定電流源をオン・オフ制御する第２のス
イツチング手段と、 記録制御信号が供給され、記録時に上記記録ア
ンプを介して上記ヘツドに記録信号を供給するた
め上記第１と第２のスイツチング手段をオフに
し、再生時に上記ヘツドからの再生信号を上記再
生アンプに供給するため上記第１と第２のスイツ
チング手段をオンにする切換信号発生手段と、 を具備して成り、 上記切換信号発生手段からの切換信号により、
上記第１、第２のスイツチング手段を連動してス
イツチング動作させることにより上記記録アンプ
と再生アンプとを切り換えることを特徴とするア
ンプ切換スイツチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55154894A JPS5778605A (en) | 1980-11-04 | 1980-11-04 | Amplifier changeover switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55154894A JPS5778605A (en) | 1980-11-04 | 1980-11-04 | Amplifier changeover switching circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5778605A JPS5778605A (en) | 1982-05-17 |
| JPH0152801B2 true JPH0152801B2 (ja) | 1989-11-10 |
Family
ID=15594275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55154894A Granted JPS5778605A (en) | 1980-11-04 | 1980-11-04 | Amplifier changeover switching circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5778605A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5545530Y2 (ja) * | 1974-09-12 | 1980-10-25 |
-
1980
- 1980-11-04 JP JP55154894A patent/JPS5778605A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5778605A (en) | 1982-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4466026A (en) | Record/reproduce circuit for VTR | |
| US5852527A (en) | Amplifying circuit for magnetic record and playback apparatus having magnetic heads with first and second windings connected at a common point | |
| JPH0152801B2 (ja) | ||
| US3860951A (en) | Video transducing apparatus | |
| US4504874A (en) | Tape recorder | |
| US4521818A (en) | One plus double omega squared radio frequency equalizer | |
| JPH079488Y2 (ja) | ヘッド切替装置 | |
| US3596008A (en) | Video transducing electric circuits | |
| JPH0548293Y2 (ja) | ||
| US5253123A (en) | Apparatus for digitally recording time-multiplexed digital information and pilot signals with different recording current levels | |
| JPH0341283Y2 (ja) | ||
| JPS6220888Y2 (ja) | ||
| JPH0422406Y2 (ja) | ||
| US5327102A (en) | Sound recording apparatus | |
| JPH0438043B2 (ja) | ||
| JPH06309612A (ja) | 記録再生切換回路 | |
| JP3535330B2 (ja) | Ｖｔｒの記録・再生増幅回路 | |
| JPH0519842Y2 (ja) | ||
| JP3021612B2 (ja) | 磁気記録再生装置 | |
| JPH0724087B2 (ja) | 磁気記録再生装置 | |
| JPH07320204A (ja) | 記録再生切換回路 | |
| JPH0765309A (ja) | 記録再生切換回路 | |
| JPS58141407A (ja) | 記録再生回路 | |
| JPS5817506A (ja) | テ−プレコ−ダ | |
| JPH06141340A (ja) | 磁気記録再生装置の映像信号記録処理回路 |