JPH0154885B2 - - Google Patents
Info
- Publication number
- JPH0154885B2 JPH0154885B2 JP56044585A JP4458581A JPH0154885B2 JP H0154885 B2 JPH0154885 B2 JP H0154885B2 JP 56044585 A JP56044585 A JP 56044585A JP 4458581 A JP4458581 A JP 4458581A JP H0154885 B2 JPH0154885 B2 JP H0154885B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- capacitor
- transistor switch
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
Description
【発明の詳細な説明】
本発明は単安定マルチバイブレータ、特に集積
回路化に最適なトランジスタ単安定マルチバイブ
レータ回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a monostable multivibrator, and particularly to a transistor monostable multivibrator circuit that is most suitable for integration into an integrated circuit.
入力トリガパルスに同期させて一定パルス幅の
パルスを発生させる回路の代表的なものとして単
安定マルチバイブレータが広く知られている。第
1図は従来から用いられているトランジスタ単安
定マルチバイブレータの一例を示したものであ
る。本回路はコレクタ−ベース結合単安定マルチ
バイブレータとして広く知られているもので、ト
ランジスタ51と52の共通エミツタ接続点は抵
抗54を介して接地されており、この抵抗54と
は並列にコンデンサ63が接続されている。トラ
ンジスタ51,52のコレクタはそれぞれ抵抗5
6,58を介して電源ライン65に接続され、ト
ランジスタ51のコレクタはコンデンサ61を介
してトランジスタ52のベースに接続され、トラ
ンジスタ52のコレクタはコンデンサ62と抵抗
59との並列接続回路を介してトランジスタ51
のベースに接続されている。更にコンデンサ61
とトランジスタ52のベースとの接続点は抵抗5
7を介して電源ライン65に接続され、コンデン
サ62と抵抗59との並列接続回路とトランジス
タ51のベースとの接続点は抵抗53を介して接
地されている。トリガー信号は入力端子66か
ら、コンデンサ60と抵抗55との微分回路とダ
イオード64とを介して、トランジスタ51のコ
レクタに加えられ、出力はトランジスタ52のコ
レクタに接続された出力端子67から取り出され
る。 A monostable multivibrator is widely known as a typical circuit that generates a pulse with a constant pulse width in synchronization with an input trigger pulse. FIG. 1 shows an example of a conventionally used transistor monostable multivibrator. This circuit is widely known as a collector-base coupled monostable multivibrator, and the common emitter connection point of transistors 51 and 52 is grounded via a resistor 54, and a capacitor 63 is connected in parallel with this resistor 54. It is connected. The collectors of the transistors 51 and 52 are each connected to a resistor 5.
The collector of the transistor 51 is connected to the base of the transistor 52 via the capacitor 61, and the collector of the transistor 52 is connected to the power supply line 65 via the capacitor 62 and the resistor 59. 51
connected to the base of. Furthermore, capacitor 61
The connection point between and the base of the transistor 52 is the resistor 5
The connection point between the parallel connection circuit of the capacitor 62 and the resistor 59 and the base of the transistor 51 is grounded through the resistor 53. A trigger signal is applied from an input terminal 66 to the collector of the transistor 51 via a differentiator circuit including a capacitor 60 and a resistor 55 and a diode 64, and an output is taken out from an output terminal 67 connected to the collector of the transistor 52.
かかるコレクタ−ベース結合単安定マルチバイ
ブレータは、パルス状トリガー信号はコンデンサ
ー60と抵抗55とで微分されて、微分出力の負
成分がトランジスタ51のコレクターに加えられ
ると同時に、コンデンサ61を介してトランジス
タ52のベースに加えられ、トランジスタ52を
オフ状態にする。この時、トランジスタ51と5
2とは差動増幅器を構成しているので、トランジ
スタ52がオフ状態でトランジスタ51がオン状
態である状態が維持される。しかしながら、その
後、コンデンサ62が充電されてトランジスタ5
1のベース電位が下がると、トランジスタ51が
オフ状態でトランジスタ52がオン状態にそれぞ
れ反転する。したがつて、トランジスタ52がオ
フの状態の期間のパルス巾の出力パルスを出力端
子67に生じる。 In such a collector-base coupled monostable multivibrator, a pulsed trigger signal is differentiated by a capacitor 60 and a resistor 55, and the negative component of the differentiated output is applied to the collector of the transistor 51, and at the same time, the pulsed trigger signal is applied to the collector of the transistor 51 via the capacitor 61. is applied to the base of , turning transistor 52 off. At this time, transistors 51 and 5
Since the transistor 2 constitutes a differential amplifier, the state in which the transistor 52 is in an off state and the transistor 51 is in an on state is maintained. However, capacitor 62 is then charged and transistor 5
When the base potential of the transistor 1 falls, the transistor 51 is turned off and the transistor 52 is turned on. Therefore, an output pulse having the pulse width during the off state of transistor 52 is produced at output terminal 67.
このようなコレクタ−ベース結合単安定マルチ
バイブレータでは集積回路化できない素子である
コンデンサを4つも必要とし、このためあえて集
積回路化すると、入出力端子および電源端子の外
に4つの外付端子を必要とする。また、トランジ
スタ51もしくは52のいずれか一方は常にオン
状態であるため、電力消費も大きくなる。その
上、出力パルスのパルス巾はトランジスタ51の
ベース電圧とトランジスタ51の閾値電圧とで決
まる。しかしながら、トランジスタ51の閾値電
圧が動作温度の影響を大きく受けるため、出力パ
ルスのパルス巾は周囲温度や動作温度に大きく影
響される欠点がある。また、抵抗53,58,5
9とコンデンサ62とで決まるトランジスタ51
のベース電圧も電源電圧によつて変つてしまうた
め、出力パルスのパルス巾は電源電圧によつても
大きく影響を受ける欠点がある。 Such a collector-base coupled monostable multivibrator requires four capacitors, elements that cannot be integrated into an integrated circuit. Therefore, if it were integrated into an integrated circuit, it would require four external terminals in addition to the input/output terminals and power supply terminals. shall be. Furthermore, since either transistor 51 or 52 is always on, power consumption also increases. Furthermore, the pulse width of the output pulse is determined by the base voltage of transistor 51 and the threshold voltage of transistor 51. However, since the threshold voltage of the transistor 51 is greatly affected by the operating temperature, there is a drawback that the pulse width of the output pulse is greatly affected by the ambient temperature and the operating temperature. Also, resistors 53, 58, 5
Transistor 51 determined by 9 and capacitor 62
The base voltage also changes depending on the power supply voltage, so the pulse width of the output pulse has the disadvantage that it is also greatly affected by the power supply voltage.
このように、従来の単安定マルチバイブレータ
は集積回路化に不向きで、出力パルス巾も動作条
件によつて大きく影響される欠点がある。 As described above, conventional monostable multivibrators are unsuitable for integration into integrated circuits, and have the drawback that the output pulse width is greatly affected by operating conditions.
本発明の目的は、抵抗と容量の直列接続による
充電時定数によつて所望のパルス幅が決まるよう
になされ、集積回路化において最少限の数である
一つの端子で構成することのできる単安定マルチ
バイブレータを提供することである。更に本発明
によれば、前記充電時定数以外の回路素子の特性
の影響が出力パルス幅に現れない構成が可能であ
り、電源電圧変動や周囲温度変化に対して非常に
安定で集積回路化に最適な単安定マルチバイブレ
ータを得ることができる。 An object of the present invention is to provide a monostable device which can have a desired pulse width determined by the charging time constant obtained by connecting a resistor and a capacitor in series, and which can be configured with one terminal, which is the minimum number in integrated circuits. Our goal is to provide a multi-vibrator. Furthermore, according to the present invention, it is possible to create a configuration in which the output pulse width is not affected by the characteristics of circuit elements other than the charging time constant, which is extremely stable against power supply voltage fluctuations and ambient temperature changes, and is easy to integrate into integrated circuits. An optimal monostable multivibrator can be obtained.
本発明によれば、一端に電源電圧を加え、他端
を接地した抵抗と容量の直列接続回路と、これら
抵抗と容量の接続点につながれた前記容量の電荷
を放電するための第1のトランジスタスイツチ回
路と、基準電圧と前記容量の充電電圧を比較する
差動比較回路と、この差動比較回路に電流を供給
する電流供給源と、この電流供給源を遮断するた
めの第2のトランジスタスイツチ回路と、第1の
トランジスタスイツチ回路と第2のトランジスタ
スイツチ回路を同時に駆動する入力ゲート信号を
受ける入力端子と、前記差動比較回路の出力を検
出して前記第1のトランジスタスイツチ回路と第
2のトランジスタスイツチ回路を同時に遮断させ
るための第3のトランジスタスイツチ回路とを備
え、前記第1のトランジスタスイツチ回路と第2
のトランジスタスイツチ回路が、入力ゲート信号
により導通状態から遮断状態に転じる時点から前
記抵抗と容量の値によつて決まる一定期間のみ前
記第3のトランジスタスイツチ回路を動作させる
ことを特徴とする単安定マルチバイブレータを得
る。 According to the present invention, there is provided a series connection circuit of a resistor and a capacitor to which a power supply voltage is applied to one end and the other end is grounded, and a first transistor connected to a connection point between the resistor and the capacitor for discharging the charge of the capacitor. a switch circuit, a differential comparison circuit that compares a reference voltage and the charging voltage of the capacitor, a current supply source that supplies current to this differential comparison circuit, and a second transistor switch that cuts off this current supply source. an input terminal for receiving an input gate signal for simultaneously driving a first transistor switch circuit and a second transistor switch circuit; a third transistor switch circuit for simultaneously shutting off the first transistor switch circuit and the second transistor switch circuit;
The monostable multi-channel transistor switch circuit operates the third transistor switch circuit only for a certain period of time determined by the values of the resistance and capacitance from the time when the transistor switch circuit switches from a conductive state to a cutoff state in response to an input gate signal. Get a vibrator.
以下に、図面を参照して本発明をさらに詳細に
説明する。 The present invention will be explained in more detail below with reference to the drawings.
第2図は本発明による単安定マルチバイブレー
タの動作を説明するための機能ブロツク図であ
る。同図において抵抗Rと容量Cが直列接続さ
れ、抵抗Rの一端には電源電圧Vccが印加され
て、容量Cの一端は接地されており、抵抗Rと容
量Cの接続点は端子Aに接続されている。端子A
には第1のトランジスタスイツチ回路1がつなが
れており、入力端子4に入力トリガ信号が加わら
ない状態では、端子Aに接続された容量Cの電荷
を放電し、端子Aをほぼ接地電位まで短絡させて
いる。端子Aは更に差動比較回路5につながれて
おり、差動比較回路5は基準電圧VRと端子Aの
電位とを比較増幅し、その出力を第3のトランジ
スタスイツチ回路3へ供給する。差動比較回路5
を動作させるための電流供給源6は第2のトラン
ジスタスイツチ回路2によつて切換えられ、第1
のトランジスタスイツチ回路と並列に接続された
入力端子4に入力信号が加わらない状態では、電
流供給を遮断されている。第3のトランジスタス
イツチ回路3は、第1のトランジスタスイツチ回
路1と第2のトランジスタスイツチ回路2とを同
時に遮断するように接続されて、帰還ループを形
成している。 FIG. 2 is a functional block diagram for explaining the operation of the monostable multivibrator according to the present invention. In the figure, a resistor R and a capacitor C are connected in series, a power supply voltage Vcc is applied to one end of the resistor R, one end of the capacitor C is grounded, and the connection point of the resistor R and capacitor C is connected to a terminal A. has been done. Terminal A
A first transistor switch circuit 1 is connected to the input terminal 4, and when no input trigger signal is applied to the input terminal 4, the charge in the capacitor C connected to the terminal A is discharged, and the terminal A is short-circuited to approximately the ground potential. ing. Terminal A is further connected to a differential comparison circuit 5, which compares and amplifies the reference voltage V R and the potential of terminal A, and supplies the output to the third transistor switch circuit 3. Differential comparison circuit 5
The current supply source 6 for operating the first
When no input signal is applied to the input terminal 4 connected in parallel with the transistor switch circuit, the current supply is cut off. The third transistor switch circuit 3 is connected to simultaneously cut off the first transistor switch circuit 1 and the second transistor switch circuit 2, forming a feedback loop.
以上のように、入力トリガ信号の加わらない状
態では、第1のトランジスタスイツチ回路1と第
2のトランジスタスイツチ回路2が動作してお
り、電流供給源6が遮断されているために差動比
較回路5、第3のトランジスタスイツチ回路3は
遮断状態にある。そこで入力端子4に入力トリガ
信号が加わつて第1のトランジスタスイツチ回路
1と第2のトランジスタスイツチ回路2とを遮断
させると、放電されていた容量Cに抵抗Rを通し
て充電が開始され、端子Aの電位は時定数CR
(C、Rを容量Cと抵抗Rの夫々の値とする)に
応じて時間とともに上昇する。一方、電流供給源
6は動作を開始し、差動比較回路5に動作電流を
供給するので、差動比較回路5は端子Aの電位と
基準電圧VRとの比較増幅が可能となる。端子A
の充電電位が基準電圧VRに達するまでの期間に
差動比較回路5の出力には第3のトランジスタス
イツチ回路3を駆動する出力電流が供給される。
第3のトランジスタスイツチ回路3が動作すると
前述のように第1のトランジスタスイツチ回路1
と第2のトランジスタスイツチ回路2とを遮断さ
せるので、入力トリガ信号が加わると同時に遮断
された第1のトランジスタスイツチ回路1と第2
のトランジスタスイツチ回路2は入力トリガ信号
が加わらなくなつても引続き遮断状態が保持され
る。端子Aの充電電位が上昇して基準電圧VRに
達すると、差動比較回路5の出力が反転して第3
のトランジスタスイツチ回路3を遮断に切換える
ので、第1のトランジスタスイツチ回路1と第2
のトランジスタスイツチ回路2はもとの動作状態
に復帰する。 As described above, when no input trigger signal is applied, the first transistor switch circuit 1 and the second transistor switch circuit 2 are operating, and the current supply source 6 is cut off, so the differential comparator circuit 5. The third transistor switch circuit 3 is in a cut-off state. Therefore, when an input trigger signal is applied to the input terminal 4 to cut off the first transistor switch circuit 1 and the second transistor switch circuit 2, charging of the discharged capacitor C starts through the resistor R, and the terminal A Potential is time constant CR
(where C and R are the respective values of capacitance C and resistance R). On the other hand, the current supply source 6 starts operating and supplies an operating current to the differential comparator circuit 5, so that the differential comparator circuit 5 can compare and amplify the potential of the terminal A and the reference voltage VR . Terminal A
An output current for driving the third transistor switch circuit 3 is supplied to the output of the differential comparator circuit 5 during a period until the charging potential of the differential comparator circuit 5 reaches the reference voltage VR .
When the third transistor switch circuit 3 operates, the first transistor switch circuit 1
Since the first transistor switch circuit 1 and the second transistor switch circuit 2 are cut off, the first transistor switch circuit 1 and the second transistor switch circuit 2 are cut off at the same time as the input trigger signal is applied.
The transistor switch circuit 2 continues to be kept in the cut-off state even if no input trigger signal is applied. When the charging potential of terminal A rises and reaches the reference voltage VR , the output of the differential comparator circuit 5 is inverted and the third
The first transistor switch circuit 1 and the second transistor switch circuit 3 are switched to cutoff.
The transistor switch circuit 2 returns to its original operating state.
以上、第3のトランジスタスイツチ回路3は入
力トリガ信号が加わつてから、抵抗Rと容量Cと
電源電圧Vccと基準電圧VRとで決まる一定期間
のみ動作して出力端子6に出力パルスを供給する
ことになり、これは単安定マルチバイブレータの
動作に他ならない。 As described above, after the input trigger signal is applied, the third transistor switch circuit 3 operates only for a certain period determined by the resistor R, capacitor C, power supply voltage Vcc, and reference voltage VR , and supplies an output pulse to the output terminal 6. Therefore, this is nothing but the operation of a monostable multivibrator.
第3図は本発明による単安定マルチバイブレー
タの具体的な一実施例を示す回路接続図、第4図
は第3図の動作を説明するための各部の電圧波形
図である。 FIG. 3 is a circuit connection diagram showing a specific embodiment of the monostable multivibrator according to the present invention, and FIG. 4 is a voltage waveform diagram of each part for explaining the operation of FIG. 3.
第3図において、エミツタ抵抗11を介して電
源電圧Vccを印加されたトランジスタ12は通常
エミツタ接地回路として順バイアスされて一定の
コレクタ電流を供給している。トランジスタ12
のコレクタはダイオード13を介してエミツタを
接地したトランジスタ14のベースへ接続され、
更に抵抗15を介してエミツタを接地したトラン
ジスタ16のベースへ接続されている。トランジ
スタ14は第2図における第1のトランジスタス
イツチ回路に相当しそのコレクタは端子Aに接続
されている。トランジスタ12のコレクタ電流は
一部抵抗17に流れるが、トランジスタ14とト
ランジスタ16のベース電流となつて供給され両
者を導通状態にしている。第2図と同様に、端子
Aには抵抗Rと容量Cが接続され、トランジスタ
14の導通によつて容量Cの電荷は放電されて端
子Aはほぼ接地電位に保持されている。エミツタ
が共通接続されたトランジスタ17とトランジス
タ18は差動比較回路を構成し、トランジスタ1
7のベースには端子Aの電位が、トランジスタ1
8のベースには抵抗19と20で電源電圧Vccを
分割して得た基準電圧VRが加えられている。ト
ランジスタ17と18のエミツタ電流を供給する
電流供給源はベースを抵抗21を介してバイアス
電圧源22へ接続し、エミツタを抵抗23を介し
て接地したトランジスタ24で構成されている。
但しトランジスタ24のベースにはトランジスタ
16のコレクタが接続されており、トランジスタ
16が導通状態にあるので、トランジスタ24及
びトランジスタ17,18は遮断されて電流は流
れない。従つてトランジスタ18のコレクタに接
続された電流ミラートランジスタ25も遮断状態
となり、コレクタに接続された抵抗26,27に
は電流が供給されないので、第3のトランジスタ
スイツチ回路に相当するトランジスタ28も遮断
状態になつている。 In FIG. 3, a transistor 12 to which a power supply voltage Vcc is applied via an emitter resistor 11 is normally forward biased as a grounded emitter circuit and supplies a constant collector current. transistor 12
The collector of is connected via a diode 13 to the base of a transistor 14 whose emitter is grounded.
Furthermore, it is connected via a resistor 15 to the base of a transistor 16 whose emitter is grounded. Transistor 14 corresponds to the first transistor switch circuit in FIG. 2, and its collector is connected to terminal A. A portion of the collector current of the transistor 12 flows through the resistor 17, but it is supplied as a base current to the transistors 14 and 16, keeping them in a conductive state. Similarly to FIG. 2, a resistor R and a capacitor C are connected to the terminal A, and the electric charge of the capacitor C is discharged by conduction of the transistor 14, so that the terminal A is held at approximately the ground potential. Transistors 17 and 18, whose emitters are commonly connected, constitute a differential comparison circuit, and transistor 1
The potential of terminal A is at the base of transistor 1.
A reference voltage V R obtained by dividing the power supply voltage Vcc by resistors 19 and 20 is applied to the base of 8. A current supply source for supplying the emitter currents of the transistors 17 and 18 is composed of a transistor 24 whose base is connected to a bias voltage source 22 via a resistor 21 and whose emitter is grounded via a resistor 23.
However, since the collector of the transistor 16 is connected to the base of the transistor 24 and the transistor 16 is in a conductive state, the transistor 24 and the transistors 17 and 18 are cut off and no current flows. Therefore, the current mirror transistor 25 connected to the collector of the transistor 18 is also cut off, and since no current is supplied to the resistors 26 and 27 connected to the collector, the transistor 28 corresponding to the third transistor switch circuit is also cut off. It's getting old.
ここでトランジスタ12のベースが入力トリガ
信号によつて一時的に逆バイアスにされると、ト
ランジスタ14と16はベース電流が供給されな
くなり、どちらも遮断に切換わる。そして容量C
には抵抗Rを通して電源電圧Vccから充電電流の
供給が開始される。同時にトランジスタ24が電
流供給源として動作し、差動比較回路のうち基準
電圧VRでベースをバイアスされたトランジスタ
18が導通して、更に電流ミラートランジスタ2
5、トランジスタ28を動作させ、トランジスタ
12のコレクタ電位を低下させることにより、そ
の後の入力トリガ信号の有無に係りなくトランジ
スタ14,16の遮断、トランジスタ24,1
8,25,28の導通の状態を保持する。トラン
ジスタ18のベースには基準電圧VRが与えられ
ており、端子Aの充電電位が基準電圧VRに達し
た時点で差動トランジスタ17と18が切換わ
り、トランジスタ18と電流ミラートランジスタ
25、トランジスタ28を遮断状態とする。この
ときに次の入力トリガ信号が加わつていなけれ
ば、もとの状態に復帰し、トランジスタ14,1
6が導通、トランジスタ24,17,18,2
8、電流ミラートランジスタ25が遮断となる。 Now, when the base of transistor 12 is momentarily reverse biased by the input trigger signal, transistors 14 and 16 are no longer supplied with base current and both switch off. and capacity C
Supply of charging current from the power supply voltage Vcc through the resistor R is started. At the same time, the transistor 24 operates as a current supply source, and the transistor 18 of the differential comparator circuit whose base is biased with the reference voltage V R becomes conductive, and the current mirror transistor 2
5. By operating the transistor 28 and lowering the collector potential of the transistor 12, the transistors 14 and 16 are cut off and the transistors 24 and 1 are cut off regardless of the presence or absence of a subsequent input trigger signal.
8, 25, and 28 are maintained in a conductive state. A reference voltage V R is applied to the base of the transistor 18, and when the charging potential of the terminal A reaches the reference voltage V R , the differential transistors 17 and 18 are switched, and the transistor 18, the current mirror transistor 25, and the transistor 28 is placed in a cut-off state. If the next input trigger signal is not applied at this time, the original state is restored and the transistors 14 and 1
6 is conductive, transistors 24, 17, 18, 2
8. The current mirror transistor 25 is cut off.
第4図において、トランジスタ12のベースに
加わる入力トリガ信号を波形31で示すと、トラ
ンジスタ12のコレクタ電位は、波形31の立上
りに同期して低下し、トランジスタ12が導通状
態に戻つた後もトランジスタ28の導通によつて
一定期間低電位を保持する波形32で表わされ
る。波形33は端子Aの電位の変化を示したもの
で、波形31の立上りと同時に容量Cの充電が始
まり、基準電圧VRに達した時点でトランジスタ
14により放電される。波形34は電流ミラート
ランジスタ25のコレクタに接続された出力端子
6に現れる出力パルス波形であり、パルス幅は以
下のように求められる。 In FIG. 4, when the input trigger signal applied to the base of the transistor 12 is shown by a waveform 31, the collector potential of the transistor 12 decreases in synchronization with the rise of the waveform 31, and even after the transistor 12 returns to the conductive state, the collector potential of the transistor 12 decreases. This is represented by a waveform 32 that maintains a low potential for a certain period of time due to the conduction of 28. A waveform 33 shows a change in the potential of the terminal A. Charging of the capacitor C starts at the same time as the waveform 31 rises, and is discharged by the transistor 14 when the reference voltage V R is reached. The waveform 34 is an output pulse waveform appearing at the output terminal 6 connected to the collector of the current mirror transistor 25, and the pulse width is determined as follows.
基準電圧VRに達するまでの充電時間をTとす
ると、
VR={1−exp(−T/CR)}Vcc
T=−CRln(1−VR/Vcc) ……(1)
パルス幅は、第4図に示すように、この充電時
間Tに等しい。ここで基準電圧VRを第3図の如
く抵抗分割による電源電圧Vccに比例した電圧と
して与える場合のパルス幅T′は、VR=KVcc(K
は抵抗19と20による電圧分割比で、0<K<
1)として(1)式に代入して
T′=−CRln(1−K) ……(2)
で求められる。(2)式よりパルス幅は抵抗Rと容量
Cの値と、基準電圧VRを与える抵抗19と20
の分割比Kで決定されるので、電源電圧Vccの変
動や、トランジスタのVBEの温度変化等によつて
影響を受けず非常に安定に得られることが分か
る。 If the charging time to reach the reference voltage V R is T, then V R = {1-exp (-T/CR)}Vcc T = -CRln (1-V R /Vcc) ...(1) The pulse width is , is equal to this charging time T, as shown in FIG. Here, when the reference voltage V R is given as a voltage proportional to the power supply voltage Vcc by resistor division as shown in Figure 3, the pulse width T' is V R = KVcc (K
is the voltage division ratio by resistors 19 and 20, and 0<K<
Substituting 1) into equation (1), T'=-CRln(1-K)......(2) is obtained. From equation (2), the pulse width is determined by the values of the resistor R and capacitor C, and the resistors 19 and 20 that provide the reference voltage V R.
Since it is determined by the division ratio K, it can be seen that it is not affected by fluctuations in the power supply voltage Vcc or temperature changes in V BE of the transistor, and can be obtained very stably.
第3図において、端子Aの放電時の電位はトラ
ンジスタ14のコレクタ−エミツタ間飽和電圧に
よつて決まり、厳密には接地電位ではないが、ト
ランジスタ14の飽和抵抗を低く選定し、抵抗R
の値を大きく設定してコレクタ電流を少なくして
おけば基準電圧VRに対して十分無視できる値に
することができる。また、容量Cの放電時間はト
ランジスタ14のコレクタ電流で決まるが、所望
のパルス幅には無関係である。容量Cの充電期間
はトランジスタ17が遮断状態であるから、パル
ス幅を決める時定数CRに対してトランジスタ1
7のベース電流は影響を及ぼさない。また、入力
トリガ信号の到来がパルス幅に比べて、十分長い
周期であるか、または非常に少ない場合には、回
路中のトランジスタの多くが遮断状態のままとな
る第3図の回路によれば、従来の回路に比べて消
費電力の節減が可能である。 In FIG. 3, the potential at the time of discharge of terminal A is determined by the collector-emitter saturation voltage of transistor 14, and although it is not strictly the ground potential, the saturation resistance of transistor 14 is selected low, and resistor R
By setting the value of V to a large value to reduce the collector current, it is possible to make the value sufficiently negligible with respect to the reference voltage VR . Furthermore, the discharge time of the capacitor C is determined by the collector current of the transistor 14, but is unrelated to the desired pulse width. Since transistor 17 is in a cut-off state during the charging period of capacitor C, transistor 1
7 base current has no effect. Furthermore, according to the circuit shown in Fig. 3, if the input trigger signal arrives at a sufficiently long period or very few times compared to the pulse width, many of the transistors in the circuit remain cut off. , it is possible to reduce power consumption compared to conventional circuits.
以上、本発明に係る一実施例につき本発明を説
明したが、NPNトランジスタとPNPトランジス
タを置き換えても同様に動作することは明らかで
あり、本発明は特許請求の範囲記載のすべてに及
ぶものである。 The present invention has been described above with reference to one embodiment of the present invention, but it is clear that the same operation can be achieved even if the NPN transistor and the PNP transistor are replaced, and the present invention does not extend to the entire scope of the claims. be.
第1図は単安定マルチバイブレータの従来例を
示す回路接続図、第2図は本発明による単安定マ
ルチバイブレータの動作を説明するための機能ブ
ロツク図、第3図は本発明による単安定マルチバ
イブレータの具体的な一実施例を示す回路接続
図、第4図は第3図の動作を説明するための各部
の電圧波形図である。
1,2,3……トランジスタスイツチ回路、4
……入力端子、5……差動比較回路、6……出力
端子、R……抵抗(抵抗値)、C……容量(容量
値)、Vcc……電源電圧、VR……基準電圧、A…
…端子、11,15,17,19,20,21,
23,26,27……抵抗、12,14,16,
17,18,24,25,28……トランジス
タ、13……ダイオード、31,32,33,3
4……各部電圧波形。
Fig. 1 is a circuit connection diagram showing a conventional example of a monostable multivibrator, Fig. 2 is a functional block diagram for explaining the operation of the monostable multivibrator according to the present invention, and Fig. 3 is a monostable multivibrator according to the present invention. FIG. 4 is a circuit connection diagram showing a specific embodiment of the present invention, and FIG. 4 is a voltage waveform diagram of each part for explaining the operation of FIG. 3. 1, 2, 3...transistor switch circuit, 4
...Input terminal, 5...Differential comparison circuit, 6...Output terminal, R...Resistance (resistance value), C...Capacitance (capacitance value), Vcc...Power supply voltage, V R ...Reference voltage, A...
...Terminal, 11, 15, 17, 19, 20, 21,
23, 26, 27...Resistance, 12, 14, 16,
17, 18, 24, 25, 28...transistor, 13...diode, 31, 32, 33, 3
4... Voltage waveforms of each part.
Claims (1)
抗および容量の直列接続回路と、これら抵抗およ
び容量の接続点に接続され導通状態時に前記容量
を放電する第1トランジスタスイツチ回路と、前
記第1および第2の電源端子間に設けられこれら
端子間の電源電圧の分圧電圧を基準電圧として発
生する抵抗分圧回路と、前記容量の充電電圧を前
記基準電圧と比較する差動比較回路と、この差動
比較回路に動作電流を供給して前記差動比較回路
に比較動作を行なわせしめる電流供給源と、導通
状態時に前記電流供給源を遮断する第2のトラン
ジスタスイツチ回路と、トリガ信号に応答して前
記第1および第2のトランジスタスイツチ回路の
両方を導通状態から遮断状態にする手段と、前記
差動比較回路の出力に応答して、前記容量の充電
電圧が前記基準電圧に達する時点まで前記第1お
よび第2のトランジスタスイツチ回路を遮断状態
に保持する第3のトランジスタスイツチ回路とを
備えることを特徴とする単安定マルチバイブレー
タ。1 A series connection circuit of a resistor and a capacitor provided between a first and a second power supply terminal, a first transistor switch circuit connected to a connection point of these resistors and a capacitor, and discharging the capacitor when in a conductive state; a resistive voltage divider circuit that is provided between the first and second power supply terminals and generates a divided voltage of the power supply voltage between these terminals as a reference voltage; and a differential comparison circuit that compares the charging voltage of the capacitor with the reference voltage. , a current supply source that supplies an operating current to the differential comparison circuit to cause the differential comparison circuit to perform a comparison operation; a second transistor switch circuit that cuts off the current supply source when in a conductive state; means for responsively switching both the first and second transistor switch circuits from a conductive state to a disconnected state; and a point in time in response to an output of the differential comparator circuit that the charging voltage of the capacitor reaches the reference voltage. and a third transistor switch circuit that holds the first and second transistor switch circuits in a cut-off state until then.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56044585A JPS57159119A (en) | 1981-03-26 | 1981-03-26 | Monostable multivibrator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56044585A JPS57159119A (en) | 1981-03-26 | 1981-03-26 | Monostable multivibrator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57159119A JPS57159119A (en) | 1982-10-01 |
| JPH0154885B2 true JPH0154885B2 (en) | 1989-11-21 |
Family
ID=12695554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56044585A Granted JPS57159119A (en) | 1981-03-26 | 1981-03-26 | Monostable multivibrator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57159119A (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4973959A (en) * | 1972-11-15 | 1974-07-17 |
-
1981
- 1981-03-26 JP JP56044585A patent/JPS57159119A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57159119A (en) | 1982-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4611136A (en) | Signal delay generating circuit | |
| US4667118A (en) | Monostable multivibrator | |
| US4178558A (en) | DC Level clamping circuit | |
| US4645999A (en) | Current mirror transient speed up circuit | |
| US4339669A (en) | Current ramping controller circuit | |
| JPH0468810B2 (en) | ||
| JPH0154885B2 (en) | ||
| US3980901A (en) | Trigger pulse generator circuit | |
| US3986056A (en) | Circuit for transforming a trigger signal into a pulse | |
| US4256981A (en) | Circuit arrangement for generating a pulse with a delayed edge | |
| US4977340A (en) | Device for protecting an electrical circuit against interference pulses | |
| JPH0413695Y2 (en) | ||
| JP2625892B2 (en) | Malfunction prevention circuit at power-on | |
| JPH0451091B2 (en) | ||
| JP2546699B2 (en) | Charging circuit | |
| JPS6410134B2 (en) | ||
| JP2738024B2 (en) | Negative feedback differential amplifier circuit | |
| JP2982192B2 (en) | Clamp circuit | |
| JP2550416B2 (en) | Clamp circuit | |
| JPH08181885A (en) | Clamp circuit and sync signal removing circuit using the same | |
| JPS6117628Y2 (en) | ||
| JPS6117412B2 (en) | ||
| JPS6042497Y2 (en) | muting circuit | |
| JP2591320B2 (en) | Semiconductor integrated circuit | |
| JPS5811763B2 (en) | Den Atsuseigi Yohatsu Shinki |