JPH0154892B2 - - Google Patents
Info
- Publication number
- JPH0154892B2 JPH0154892B2 JP55076846A JP7684680A JPH0154892B2 JP H0154892 B2 JPH0154892 B2 JP H0154892B2 JP 55076846 A JP55076846 A JP 55076846A JP 7684680 A JP7684680 A JP 7684680A JP H0154892 B2 JPH0154892 B2 JP H0154892B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- circuit
- diode
- light emitting
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
本発明は第１の回路から与えられたオン・オフ
信号を第２の回路に伝送するインタフエース回路
に関するものである。
信号を第２の回路に伝送するインタフエース回路
に関するものである。
従来においてこの種のインタフエース回路は
種々のものが知られているが、第１の回路で使用
しているオン・オフ信号の電圧レベルと第２の回
路で使用しているオン・オフ信号の電圧レベルと
が異なる場合、インタフエース回路では電圧レベ
ルの変換動作も行なわなければならない。そこ
で、第１図に示すように、定電圧ダイオードZD
を用いて抵抗R1とスイツチSWとからなる第１回
路１０から印加されるオン・オフ信号をインバー
タ素子INVからなる第２回路２０で使用される
電圧レベル（＋5V、0V）に変換し、さらにダイ
オードＤを用いて出力電圧レベル＋5Vにクラン
プするようにしたものがあるが、この場合、定電
圧ダイオードDZには一定電圧を保持するために
は所定量のツエナー電流を流しておく必要があ
り、このため、例えば第２図に示すように第１回
路１０のスイツチSWに発光ダイオードLEDを直
列接続した場合、スイツチSWが開成であるにも
かかわらず発光ダイオードLEDに上記ツエナー
電流が流れてしまうので、この発光ダイオード
LEDが点灯してしまうという不都合がある。ま
た、定電圧ダイオードはダイオードやトランジス
タ素子に比べて高価であり、経済性の上で好まし
くないという欠点がある。
種々のものが知られているが、第１の回路で使用
しているオン・オフ信号の電圧レベルと第２の回
路で使用しているオン・オフ信号の電圧レベルと
が異なる場合、インタフエース回路では電圧レベ
ルの変換動作も行なわなければならない。そこ
で、第１図に示すように、定電圧ダイオードZD
を用いて抵抗R1とスイツチSWとからなる第１回
路１０から印加されるオン・オフ信号をインバー
タ素子INVからなる第２回路２０で使用される
電圧レベル（＋5V、0V）に変換し、さらにダイ
オードＤを用いて出力電圧レベル＋5Vにクラン
プするようにしたものがあるが、この場合、定電
圧ダイオードDZには一定電圧を保持するために
は所定量のツエナー電流を流しておく必要があ
り、このため、例えば第２図に示すように第１回
路１０のスイツチSWに発光ダイオードLEDを直
列接続した場合、スイツチSWが開成であるにも
かかわらず発光ダイオードLEDに上記ツエナー
電流が流れてしまうので、この発光ダイオード
LEDが点灯してしまうという不都合がある。ま
た、定電圧ダイオードはダイオードやトランジス
タ素子に比べて高価であり、経済性の上で好まし
くないという欠点がある。
本発明はこのような欠点を解決するためになさ
れたもので、その目的は経済性に優れ、入力信号
源に悪影響を及ぼさないようにしたインタフエー
ス回路を提供することにある。
れたもので、その目的は経済性に優れ、入力信号
源に悪影響を及ぼさないようにしたインタフエー
ス回路を提供することにある。
以下、図示する実施例に基づき本発明を詳細に
説明する。
説明する。
第３図は本発明の一実施例を示す回路図であつ
て、第２図と同一部分は同一記号を用いている。
同図において、インタフエース回路IFはトラン
ジスタＱ、電流調整抵抗R3、ベース抵抗R4とか
らなり、トランジスタＱのエミツタＥには第１回
路１０からのオフ信号（＋20V）がベース電位に
対して逆方向に接続され、またトランジスタＱの
コレクタＣはクランプ電位（＋5V）に接続され、
ベースＢから第２回路２０へ出力信号を送出する
ように構成されている。なお、電流調整抵抗R3
は発光ダイオードLEDを流れる電流を発光電流
値以下に抑えるためのものである。また、コンデ
ンサCdはスイツチSWのチヤタリングを除去する
ためのもので、必要に応じて付加されるものであ
る。
て、第２図と同一部分は同一記号を用いている。
同図において、インタフエース回路IFはトラン
ジスタＱ、電流調整抵抗R3、ベース抵抗R4とか
らなり、トランジスタＱのエミツタＥには第１回
路１０からのオフ信号（＋20V）がベース電位に
対して逆方向に接続され、またトランジスタＱの
コレクタＣはクランプ電位（＋5V）に接続され、
ベースＢから第２回路２０へ出力信号を送出する
ように構成されている。なお、電流調整抵抗R3
は発光ダイオードLEDを流れる電流を発光電流
値以下に抑えるためのものである。また、コンデ
ンサCdはスイツチSWのチヤタリングを除去する
ためのもので、必要に応じて付加されるものであ
る。
このような構成において、トランジスタＱはエ
ミツタ・ベース間の逆方向電圧を増していくと、
第４図の特性図に示すように、定電圧ダイオード
ZDに比べて低い逆方向電圧VEBで降伏し、エミツ
タ・ベース間に定電圧特性が現われる。一方、ベ
ース・コレクタ間は周知のようにダイオード特性
を有する。従つて、第３図に示した実施例は第５
図に示すように書き換えて示すことができる。従
つて、この第５図に示すようなインタフエース回
路IFでは、スイツチSWが閉成している場合、ト
ランジスタＱのベース・エミツタ間電圧が順方向
となるために該トランジスタＱは導通し、ベース
Ｂからの出力信号は0V電位となる。しかし、ス
イツチSWが開成している場合、エミツタ・ベー
ス間電圧が逆方向となるため、その定電圧特性に
よつてベースＢからの出力信号はQi電位となる。
ここでQiとはトランジスタの定電圧特性によつ
て定まる数値である。従つて、Qiが第２回路２
０で使用する電圧レベル5Vと合致するようなト
ランジスタを使用すれば、定電圧ダイオードを使
用する必要がなく、かつ、ベースＢからの出力信
号はベース・コレクタ間のダイオード特性によつ
てそのピーク値が＋5Vにクランプされるため、
クランプダイオードを使用する必要がない。すな
わち、１個のトランジスタＱによつてクランプダ
イオードと定電圧ダイオードの機能に同時に実現
することができる。このため、経済的効果は極め
て大きく、さらにエミツタ・ベース間が降伏状態
にあるときの電流は小さいために発光ダイオード
LEDが点灯するというような悪影響は現われな
くなる。
ミツタ・ベース間の逆方向電圧を増していくと、
第４図の特性図に示すように、定電圧ダイオード
ZDに比べて低い逆方向電圧VEBで降伏し、エミツ
タ・ベース間に定電圧特性が現われる。一方、ベ
ース・コレクタ間は周知のようにダイオード特性
を有する。従つて、第３図に示した実施例は第５
図に示すように書き換えて示すことができる。従
つて、この第５図に示すようなインタフエース回
路IFでは、スイツチSWが閉成している場合、ト
ランジスタＱのベース・エミツタ間電圧が順方向
となるために該トランジスタＱは導通し、ベース
Ｂからの出力信号は0V電位となる。しかし、ス
イツチSWが開成している場合、エミツタ・ベー
ス間電圧が逆方向となるため、その定電圧特性に
よつてベースＢからの出力信号はQi電位となる。
ここでQiとはトランジスタの定電圧特性によつ
て定まる数値である。従つて、Qiが第２回路２
０で使用する電圧レベル5Vと合致するようなト
ランジスタを使用すれば、定電圧ダイオードを使
用する必要がなく、かつ、ベースＢからの出力信
号はベース・コレクタ間のダイオード特性によつ
てそのピーク値が＋5Vにクランプされるため、
クランプダイオードを使用する必要がない。すな
わち、１個のトランジスタＱによつてクランプダ
イオードと定電圧ダイオードの機能に同時に実現
することができる。このため、経済的効果は極め
て大きく、さらにエミツタ・ベース間が降伏状態
にあるときの電流は小さいために発光ダイオード
LEDが点灯するというような悪影響は現われな
くなる。
なお、実施例ではnpn形トランジスタを用いて
いるが、pnp形トランジスタを用いる場合であつ
ても同様の考え方に基づき実施できることはもち
ろんである。
いるが、pnp形トランジスタを用いる場合であつ
ても同様の考え方に基づき実施できることはもち
ろんである。
以上の説明から明らかなように、本発明によれ
ば入力信号源に悪影響を及ぼさず、かつ極めて経
済的なインタフエース回路を実現できる。
ば入力信号源に悪影響を及ぼさず、かつ極めて経
済的なインタフエース回路を実現できる。
第１図および第２図は従来のインタフエース回
路を示す図、第３図は本発明の一実施例を示す回
路図、第４図はエミツタ・ベース間の定電圧特性
を示す図、第５図は第３図の等価回路図である。 １０……第１回路、２０……第２回路、IF…
…インタフエース回路、SW……スイツチ、R1，
R2……抵抗、R3……電流調整抵抗、R4……ベー
ス抵抗、LED……発光ダイオード、INV……イ
ンバータ素子、ZD……定電圧ダイオード、Ｄ…
…ダイオード。
路を示す図、第３図は本発明の一実施例を示す回
路図、第４図はエミツタ・ベース間の定電圧特性
を示す図、第５図は第３図の等価回路図である。 １０……第１回路、２０……第２回路、IF…
…インタフエース回路、SW……スイツチ、R1，
R2……抵抗、R3……電流調整抵抗、R4……ベー
ス抵抗、LED……発光ダイオード、INV……イ
ンバータ素子、ZD……定電圧ダイオード、Ｄ…
…ダイオード。
Claims (1)
- １ エミツタに、入力側に接続される発光ダイオ
ードを流れる電流を発光電流値以下に抑えるため
の電流調整抵抗が接続されるとともに、入力信号
のオンおよびオフのいずれか一方の信号がベース
電位に対して逆方向電圧となるように印加され、
コレクタが所定のクランプ電位に接続され、ベー
スからの出力を前記入力信号に対する出力信号と
して送出するトランジスタ素子を備えることを特
徴とするインタフエース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7684680A JPS573428A (en) | 1980-06-06 | 1980-06-06 | Interface circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7684680A JPS573428A (en) | 1980-06-06 | 1980-06-06 | Interface circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS573428A JPS573428A (en) | 1982-01-08 |
| JPH0154892B2 true JPH0154892B2 (ja) | 1989-11-21 |
Family
ID=13617020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7684680A Granted JPS573428A (en) | 1980-06-06 | 1980-06-06 | Interface circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS573428A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61241048A (ja) * | 1985-04-16 | 1986-10-27 | Shimada Phys & Chem Ind Co Ltd | 超音波加工の監視方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS543338Y2 (ja) * | 1973-12-05 | 1979-02-15 |
-
1980
- 1980-06-06 JP JP7684680A patent/JPS573428A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS573428A (en) | 1982-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3327544B2 (ja) | 切換ブリッジ回路 | |
| KR840004280A (ko) | 표시 구동장치 | |
| KR860002904A (ko) | 에미터 결합논리(ecl)회로 | |
| JPH0154892B2 (ja) | ||
| CN110868062A (zh) | 一种新型半桥驱动电路及其控制方法 | |
| JPH0122269Y2 (ja) | ||
| JPS6024020Y2 (ja) | 直流２線式近接スイッチ | |
| KR940002013Y1 (ko) | 전류원을 이용한 복수개의 발광다이오우드 구동 회로 | |
| SU1370769A1 (ru) | Транзисторный ключ | |
| JPS6024019Y2 (ja) | 直流２線式近接スイッチ | |
| JPS6161573B2 (ja) | ||
| JPH05327381A (ja) | 誘導負荷駆動回路 | |
| KR930003257B1 (ko) | 논리회로 | |
| JP3094653B2 (ja) | 過電流防止回路 | |
| JPH0321074Y2 (ja) | ||
| KR900004194Y1 (ko) | 음성다중 tv수상기용 음향신호 절환 장치 | |
| JPS6241341Y2 (ja) | ||
| KR890001277Y1 (ko) | 자동 뮤우트 및 리셋트 회로 | |
| JPS6114202Y2 (ja) | ||
| SU907678A1 (ru) | Устройство токовой защиты | |
| KR900009976Y1 (ko) | 뮤팅 회로 | |
| JPH025546Y2 (ja) | ||
| KR900001425Y1 (ko) | 오토 리버스 테이프의 주행방향 표시 회로 | |
| JPH0645653A (ja) | Ｌｅｄ駆動回路 | |
| KR910000381Y1 (ko) | 야간 다이얼 표시기가 있는 전화기의 전류안정회로 |