JPH0321074Y2 - - Google Patents
Info
- Publication number
- JPH0321074Y2 JPH0321074Y2 JP1985202089U JP20208985U JPH0321074Y2 JP H0321074 Y2 JPH0321074 Y2 JP H0321074Y2 JP 1985202089 U JP1985202089 U JP 1985202089U JP 20208985 U JP20208985 U JP 20208985U JP H0321074 Y2 JPH0321074 Y2 JP H0321074Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- resistor
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は、シユミツト回路に係り、特に電源電
圧が変動する系に好適なものに関する。
圧が変動する系に好適なものに関する。
シユミツト回路は、連続的に変化する正弦波状
の入力を、この入力波形と一定の関係にある方形
波に変換する回路であり、一例として第３図に示
す回路構成のものが知られている。
の入力を、この入力波形と一定の関係にある方形
波に変換する回路であり、一例として第３図に示
す回路構成のものが知られている。
第３図に示した回路において、入力端子に加わ
る入力信号VINが0VのときはトランジスタTr1が
オフで、トランジスタTr2がオンになつているも
のとする。入力信号VINが第４図のように変化し
て上部トリガ電圧スレツシヨールド電圧VSHに達
したときに、抵抗R5の帰還作用で急速にトラン
ジスタTr1がオンになり、これによつてトランジ
スタTr2がオフされる。そして、入力信号VINが
下部トリガ電圧VSLに低下したときに、トランジ
スタTr1がオフされると同時にトランジスタTr2
がオンされる。このようにして、出力端子には第
４図に示すように、入力信号VINがスレツシヨー
ルド電圧VSHに達したときに同期して、“Ｈ”レ
ベルとなり、下部トリガ電圧VSLに低下したとき
に反転されて“Ｌ”レベルとなる方形波が出力さ
れることになる。上記の各トリガ電圧VSH，VSL
は、電源電圧Vccと抵抗R2，R3，R4，R5，R6の
抵抗分割比で決定され、次式(1)，(2)で示すものと
なる。
る入力信号VINが0VのときはトランジスタTr1が
オフで、トランジスタTr2がオンになつているも
のとする。入力信号VINが第４図のように変化し
て上部トリガ電圧スレツシヨールド電圧VSHに達
したときに、抵抗R5の帰還作用で急速にトラン
ジスタTr1がオンになり、これによつてトランジ
スタTr2がオフされる。そして、入力信号VINが
下部トリガ電圧VSLに低下したときに、トランジ
スタTr1がオフされると同時にトランジスタTr2
がオンされる。このようにして、出力端子には第
４図に示すように、入力信号VINがスレツシヨー
ルド電圧VSHに達したときに同期して、“Ｈ”レ
ベルとなり、下部トリガ電圧VSLに低下したとき
に反転されて“Ｌ”レベルとなる方形波が出力さ
れることになる。上記の各トリガ電圧VSH，VSL
は、電源電圧Vccと抵抗R2，R3，R4，R5，R6の
抵抗分割比で決定され、次式(1)，(2)で示すものと
なる。
VSH＝R5／R5＋R6Vcc …(1)
VSL＝１／１＋R3＋R4＋R5／（R3＋R4）R5R2Vcc …(2)
〔考案が解決しようとする問題点〕
ところが、上記式(1)，(2)から明らかなように、
電源電圧Vccとして電圧変動する可能性のあるバ
ツテリＢ等を用いた場合には、その電圧変動にと
もなつて各トリガ電圧VSH，VSLが変化してしま
うので、同一の入力信号VINが入力されても、出
力方形波の波形が一義的に定まらないという問題
があつた。
電源電圧Vccとして電圧変動する可能性のあるバ
ツテリＢ等を用いた場合には、その電圧変動にと
もなつて各トリガ電圧VSH，VSLが変化してしま
うので、同一の入力信号VINが入力されても、出
力方形波の波形が一義的に定まらないという問題
があつた。
また、出力回路部の抵抗R6はスレツシヨール
ド電圧VSHに関係する値であるから、出力端子に
接続可能な負荷には制限があり、発光ダイオード
やリレー回路等のような負荷を直接接続すること
はできない。したがつて、リレー回路等を負荷と
するためには、第５図に示したように、リレー回
路Ry駆動用トランジスタTr4が必要になるという
問題があつた。
ド電圧VSHに関係する値であるから、出力端子に
接続可能な負荷には制限があり、発光ダイオード
やリレー回路等のような負荷を直接接続すること
はできない。したがつて、リレー回路等を負荷と
するためには、第５図に示したように、リレー回
路Ry駆動用トランジスタTr4が必要になるという
問題があつた。
さらに、第５図に示したように、前述のスレツ
シヨールド電圧VSHを安定化するためにツエナー
ダイオードZDを設けることも考えられるが、そ
の場合トランジスタTr3と抵抗R8，R9が必要とな
り、回路が複雑になるという問題がある。
シヨールド電圧VSHを安定化するためにツエナー
ダイオードZDを設けることも考えられるが、そ
の場合トランジスタTr3と抵抗R8，R9が必要とな
り、回路が複雑になるという問題がある。
すなわち、抵抗R12、ツエナーダイオードZDに
より定電圧化する場合、次段のトランジスタTr3
を完全にオフさせるためには、トランジスタTr2
のオフ時において、トランジスタTr3と抵抗R8と
を同電位に接続してトランジスタTr3のベース電
流が零となるようにする必要がある。したがつ
て、トランジスタTr3のエミツタは必ずツエナー
ダイオードZDと抵抗R12との接続点に接続されね
ばならない。また、トランジスタTr2がオンのと
きには、トランジスタTr3のエミツタ・ベース及
び抵抗R3を通る電流もスレツシヨールドレベル
に影響を与えることから定電圧化する必要があ
る。しかしながら、上記のいずれの場合も、トラ
ンジスタTr3のエミツタは電源に直接接続するこ
とができず、リレー回路Ryを駆動するためには、
さらにトランジスタTr4及び抵抗R10，R11が必要
となり、前述の回路の複雑化をもたらすものであ
る。
より定電圧化する場合、次段のトランジスタTr3
を完全にオフさせるためには、トランジスタTr2
のオフ時において、トランジスタTr3と抵抗R8と
を同電位に接続してトランジスタTr3のベース電
流が零となるようにする必要がある。したがつ
て、トランジスタTr3のエミツタは必ずツエナー
ダイオードZDと抵抗R12との接続点に接続されね
ばならない。また、トランジスタTr2がオンのと
きには、トランジスタTr3のエミツタ・ベース及
び抵抗R3を通る電流もスレツシヨールドレベル
に影響を与えることから定電圧化する必要があ
る。しかしながら、上記のいずれの場合も、トラ
ンジスタTr3のエミツタは電源に直接接続するこ
とができず、リレー回路Ryを駆動するためには、
さらにトランジスタTr4及び抵抗R10，R11が必要
となり、前述の回路の複雑化をもたらすものであ
る。
本考案の目的は、電源電圧が変動しても安定に
動作するシユミツト回路を提供することにある。
動作するシユミツト回路を提供することにある。
本考案は、上記目的を達成するため、ベースが
入力端子に接続され、エミツタが第１の抵抗を介
して接地され、コレクタが第２の抵抗を介して定
電圧回路の出力に接続された第１のトランジス
タ、ベースが前記第１のトランジスタのコレクタ
に接続されかつ第３の抵抗を介して接地され、エ
ミツタが前記第１のトランジスタのエミツタに接
続され、コレクタが出力端子に接続された第２の
トランジスタとを有し、電源と前記出力端子との
間に負荷を接続し、この負荷電流に対して前記第
２のトランジスタを能動域で用いるように設定し
たことを特徴とする。
入力端子に接続され、エミツタが第１の抵抗を介
して接地され、コレクタが第２の抵抗を介して定
電圧回路の出力に接続された第１のトランジス
タ、ベースが前記第１のトランジスタのコレクタ
に接続されかつ第３の抵抗を介して接地され、エ
ミツタが前記第１のトランジスタのエミツタに接
続され、コレクタが出力端子に接続された第２の
トランジスタとを有し、電源と前記出力端子との
間に負荷を接続し、この負荷電流に対して前記第
２のトランジスタを能動域で用いるように設定し
たことを特徴とする。
このように構成することにより、即ち、シユミ
ツト回路の１段目のトランジスタ（第１のトラン
ジスタ）を定電圧化し、２段目のトランジスタ
（第２のトランジスタ）はオン時に能動域（不飽
和領域）で動作させるようにしていることから、
スレツシヨールド電圧は電源電圧の変動に拘らず
安定したものとなり、これによつて回路動作も安
定したものとなるのである。
ツト回路の１段目のトランジスタ（第１のトラン
ジスタ）を定電圧化し、２段目のトランジスタ
（第２のトランジスタ）はオン時に能動域（不飽
和領域）で動作させるようにしていることから、
スレツシヨールド電圧は電源電圧の変動に拘らず
安定したものとなり、これによつて回路動作も安
定したものとなるのである。
また、第１のトランジスタのみ定電圧化して回
路動作を安定化し、負荷は電源電圧により駆動で
きるようにしたことから、第１と第２のトランジ
スタの動作電圧を低くでき、かつ負荷は十分に高
い電源電圧により定電流駆動できる。しかも、定
電圧回路の容量は小さいものでよいから、低損失
化が達成される。
路動作を安定化し、負荷は電源電圧により駆動で
きるようにしたことから、第１と第２のトランジ
スタの動作電圧を低くでき、かつ負荷は十分に高
い電源電圧により定電流駆動できる。しかも、定
電圧回路の容量は小さいものでよいから、低損失
化が達成される。
以下、本考案を実施例に基づいて説明する。
第１図に本考案を発光ダイオードLEDを駆動
する回路に用いた一実施例の回路図を示す。同図
に示すように、第１段のトランジスタTr1のベー
スは抵抗R1を介して入力端子T1に接続され、エ
ミツタは抵抗R5を介して接地され、コレクタは
抵抗R2を介して定電圧回路を形成するツエナダ
イオードZDと抵抗R7の接続点に接続されてい
る。ツエナーダイオードZDの他端は接地され、
抵抗R7の他端は電源端子TBを介してバツテリＢ
の正極に接続されている。
する回路に用いた一実施例の回路図を示す。同図
に示すように、第１段のトランジスタTr1のベー
スは抵抗R1を介して入力端子T1に接続され、エ
ミツタは抵抗R5を介して接地され、コレクタは
抵抗R2を介して定電圧回路を形成するツエナダ
イオードZDと抵抗R7の接続点に接続されてい
る。ツエナーダイオードZDの他端は接地され、
抵抗R7の他端は電源端子TBを介してバツテリＢ
の正極に接続されている。
第２段のトランジスタTr2のベースは抵抗R3を
介して前記トランジスタTr1のコレクタに接続さ
れ、かつ抵抗R4を介して接地されている。また、
エミツタは前記トランジスタTr1のエミツタに共
通接続され、コレクタは出力端子T0に接続され
ている。
介して前記トランジスタTr1のコレクタに接続さ
れ、かつ抵抗R4を介して接地されている。また、
エミツタは前記トランジスタTr1のエミツタに共
通接続され、コレクタは出力端子T0に接続され
ている。
そして、駆動負荷としての発光ダイオード
LEDは、電源端子TBと出力端子T0間に接続され
ている。
LEDは、電源端子TBと出力端子T0間に接続され
ている。
このように構成されている実施例の動作につい
て、次に説明する。入力端子T1に印加される電
圧の入力信号VINが0VとするとトランジスタTr1
はオフされている。このときトランジスタTr2は
能動域にあつてエミツタフオロアとして作動し、
Tr2のベース・エミツタ間電圧降下を無視すれ
ば、抵抗R5の端子間電圧VR5は次式(3)で示すもの
とする。なお、同式中Vzは定電圧回路の出力電
圧、すなわち、ツエナーダイオードZDの端子間
電圧である。
て、次に説明する。入力端子T1に印加される電
圧の入力信号VINが0VとするとトランジスタTr1
はオフされている。このときトランジスタTr2は
能動域にあつてエミツタフオロアとして作動し、
Tr2のベース・エミツタ間電圧降下を無視すれ
ば、抵抗R5の端子間電圧VR5は次式(3)で示すもの
とする。なお、同式中Vzは定電圧回路の出力電
圧、すなわち、ツエナーダイオードZDの端子間
電圧である。
VR5＝R4／R2＋R3＋R4Vz …(3)
式(3)から明らかなように、Tr1がオフの間、電圧
VR5は電源電圧Vccに係わりなく一定値となるの
で、トランジスタTr2のエミツタ電流IEは、次式
(4)で示すように一定値になる。
VR5は電源電圧Vccに係わりなく一定値となるの
で、トランジスタTr2のエミツタ電流IEは、次式
(4)で示すように一定値になる。
IE＝VR5／R5＝一定値 …(4)
したがつて、トランジスタTr2のコレクタ電流Ic
は、Ic＝IEの関係から、一定値となり、コレクタ
に接続された負荷の発光ダイオードLEDには、
一定電流が流されることになり、LEDの輝度は
電源電圧Vccの変動に係わりなく安定したものと
なる。
は、Ic＝IEの関係から、一定値となり、コレクタ
に接続された負荷の発光ダイオードLEDには、
一定電流が流されることになり、LEDの輝度は
電源電圧Vccの変動に係わりなく安定したものと
なる。
次に、入力信号VINが電圧VR5以上になると、
トランジスタTr1がオンを開始し、シユミツト動
作によりトランジスタTr2は急速にオフされる。
これによつて、電圧VR5が降下されるので、トラ
ンジスタTr1は完全にオンされる。このときの電
圧VR5は次式(5)で示す値となり、入力信号VINが
電圧VR5を下回るまで、トランジスタTr2のオフ
が保持される。
トランジスタTr1がオンを開始し、シユミツト動
作によりトランジスタTr2は急速にオフされる。
これによつて、電圧VR5が降下されるので、トラ
ンジスタTr1は完全にオンされる。このときの電
圧VR5は次式(5)で示す値となり、入力信号VINが
電圧VR5を下回るまで、トランジスタTr2のオフ
が保持される。
VR5＝１／１＋R3−R4＋R5／（R3＋R4）R5R2Vz …(5)
上述したように、第１図実施例によれば、シユ
ミツト回路の１段目のトランジスタTr1を定電圧
で駆動させ、２段目のトランジスタTr2のオン時
を不飽和領域（能動域）で動作させることにより
コレクタ電流（負荷電流）を定電流となるように
していることから、次のような効果が得られる。
ミツト回路の１段目のトランジスタTr1を定電圧
で駆動させ、２段目のトランジスタTr2のオン時
を不飽和領域（能動域）で動作させることにより
コレクタ電流（負荷電流）を定電流となるように
していることから、次のような効果が得られる。
(1) 出力状態を切替えるためのスレツシヨールド
電圧VR5が、電源電圧Vccの変動の影響を受け
ることなく安定し、シユミツト回路の動作が安
定となる。
電圧VR5が、電源電圧Vccの変動の影響を受け
ることなく安定し、シユミツト回路の動作が安
定となる。
(2) トランジスタTr2のコレクタ抵抗（本実施例
ではLED）は、スレツシヨールド電圧と無関
係に設定できるため、抵抗値の変化する負荷で
も接続可能である。
ではLED）は、スレツシヨールド電圧と無関
係に設定できるため、抵抗値の変化する負荷で
も接続可能である。
(3) トランジスタTr2のコレクタ電流は定電流と
なるので、発光ダイオードLEDの負荷などを
電圧が変動する電源に直接接続しても安定に駆
動することができる。
なるので、発光ダイオードLEDの負荷などを
電圧が変動する電源に直接接続しても安定に駆
動することができる。
第２図に、本考案をリレー回路を駆動する回路
に用いた一実施例の回路図を示す。なお、第１図
と同一機能、構成の部品には、同一符号を付して
説明を省略する。
に用いた一実施例の回路図を示す。なお、第１図
と同一機能、構成の部品には、同一符号を付して
説明を省略する。
第２図に示すように、電源端子TBと出力端子
T0との間に、分圧用の抵抗R8とR9を直列接続し、
この接続点の電圧によつてトランジスタTr3をオ
ン、オフ駆動してリレー回路Ryを駆動するよう
にしたものである。すなわち、リレー回路Ryに
印加する電源電圧をオン、オフするには、トラン
ジスタTr3のエミツタは必然的に電源端子TBに
直接接続されることになる。また、抵抗R8はト
ランジスタTr2のオフ時には、トランジスタTr3
のベース電流を零にして完全にオフさせるもので
あるので、トランジスタTr3のエミツタと同電位
に接続される必要がある。
T0との間に、分圧用の抵抗R8とR9を直列接続し、
この接続点の電圧によつてトランジスタTr3をオ
ン、オフ駆動してリレー回路Ryを駆動するよう
にしたものである。すなわち、リレー回路Ryに
印加する電源電圧をオン、オフするには、トラン
ジスタTr3のエミツタは必然的に電源端子TBに
直接接続されることになる。また、抵抗R8はト
ランジスタTr2のオフ時には、トランジスタTr3
のベース電流を零にして完全にオフさせるもので
あるので、トランジスタTr3のエミツタと同電位
に接続される必要がある。
この実施例では、出力端子T0は定電流出力と
なつているので、直接または抵抗などを介して電
源に接続することが可能であり、また、これによ
りシユミツト特性に影響を与えることはない。
なつているので、直接または抵抗などを介して電
源に接続することが可能であり、また、これによ
りシユミツト特性に影響を与えることはない。
したがつて、本実施例によれば、前記第１図実
施例の効果(1)，(2)に加え、１段のトランジスタを
付加するだけの簡単な構成で、リレー回路Ryを
駆動することができるという効果がある。
施例の効果(1)，(2)に加え、１段のトランジスタを
付加するだけの簡単な構成で、リレー回路Ryを
駆動することができるという効果がある。
以上説明したように、本考案によれば、シユミ
ツト回路の１段目のトランジスタを定電圧で駆動
させ、２段目のトランジスタのオン時を能動領域
で動作させていることから、スレツシヨールド電
圧は電源電圧に無関係になり電源電圧が変動して
も安定な動作が達成されるという効果がある。
ツト回路の１段目のトランジスタを定電圧で駆動
させ、２段目のトランジスタのオン時を能動領域
で動作させていることから、スレツシヨールド電
圧は電源電圧に無関係になり電源電圧が変動して
も安定な動作が達成されるという効果がある。
また、第１段目のトランジスタのみ定電圧化し
て回路動作を安定化し、負荷は電源電圧により駆
動できるようにしたことから、第１と第２段目の
トランジスタの動作電圧を低くでき、かつ負荷は
十分に高い電源電圧により定電流駆動できる。し
かも、定電圧回路の容量は小さなものでよいか
ら、低損失化が達成される。
て回路動作を安定化し、負荷は電源電圧により駆
動できるようにしたことから、第１と第２段目の
トランジスタの動作電圧を低くでき、かつ負荷は
十分に高い電源電圧により定電流駆動できる。し
かも、定電圧回路の容量は小さなものでよいか
ら、低損失化が達成される。
第１図は本考案の一実施例の回路図、第２図は
本考案の他の実施例の回路図、第３図は従来例の
回路構成図、第４図は第３図従来例の動作説明
図、第５図は比較例の回路図である。 Tr1……第１のトランジスタ、Tr2……第２の
トランジスタ、R2，R4，R5，R6……抵抗、ZD…
…ツエナダイオード、Ｂ……バツテリ。
本考案の他の実施例の回路図、第３図は従来例の
回路構成図、第４図は第３図従来例の動作説明
図、第５図は比較例の回路図である。 Tr1……第１のトランジスタ、Tr2……第２の
トランジスタ、R2，R4，R5，R6……抵抗、ZD…
…ツエナダイオード、Ｂ……バツテリ。
Claims (1)
- 【実用新案登録請求の範囲】 ベースが入力端子に接続され、エミツタが第１
の抵抗を介して接地され、コレクタが第２の抵抗
を介して定電圧回路の出力に接続された第１のト
ランジスタと、 ベースが前記第１のトランジスタのコレクタに
接続されかつ第３の抵抗を介して接地され、エミ
ツタが前記第１のトランジスタのエミツタに接続
され、コレクタが出力端子に接続された第２のト
ランジスタとを有し、 前記定電圧回路は前記電源と接地間に接続され
た抵抗とツエナダイオードの直列回路からなり、
その抵抗とツエナダイオードの接続点電圧を出力
電圧とし、 電源と前記出力端子との間に負荷を接続し、こ
の負荷電流に対して前記第２のトランジスタを能
動域で用いるように設定したことを特徴とするシ
ユミツト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985202089U JPH0321074Y2 (ja) | 1985-12-27 | 1985-12-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985202089U JPH0321074Y2 (ja) | 1985-12-27 | 1985-12-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62112216U JPS62112216U (ja) | 1987-07-17 |
| JPH0321074Y2 true JPH0321074Y2 (ja) | 1991-05-08 |
Family
ID=31166151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985202089U Expired JPH0321074Y2 (ja) | 1985-12-27 | 1985-12-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0321074Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4918237A (ja) * | 1972-06-08 | 1974-02-18 | ||
| JPS544925U (ja) * | 1977-06-14 | 1979-01-13 |
-
1985
- 1985-12-27 JP JP1985202089U patent/JPH0321074Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62112216U (ja) | 1987-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910005362B1 (ko) | 표시구동장치 | |
| JPH0321074Y2 (ja) | ||
| US4716359A (en) | Output stage control circuit | |
| EP0485617A1 (en) | Hysteresis circuit | |
| JPH03227119A (ja) | Ｅｃｌ論理回路 | |
| CN113300698B (zh) | 信号输出电路 | |
| KR900000376Y1 (ko) | 윈도우 컴퍼레이터 회로 | |
| JPH0513064Y2 (ja) | ||
| JPH039395Y2 (ja) | ||
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JPH0230786Y2 (ja) | ||
| KR0118134Y1 (ko) | 전자식 스위치 | |
| JPH0545079Y2 (ja) | ||
| JPH01107496A (ja) | 調光回路 | |
| KR890002555Y1 (ko) | 파우어 트랜지스터 구동 회로 | |
| SU650060A1 (ru) | Непрерывный стабилизатор напр жени посто нного тока | |
| JPH049617Y2 (ja) | ||
| JPS635430Y2 (ja) | ||
| KR850002271Y1 (ko) | 보조전원회로의 정류전압 자동절환스위치 회로 | |
| JPS645984Y2 (ja) | ||
| JPH0110714Y2 (ja) | ||
| KR0112073Y1 (ko) | 오픈 콜렉터 구동회로 | |
| JPH0320938B2 (ja) | ||
| JPS604357Y2 (ja) | 電源回路の開閉装置 | |
| KR910004401Y1 (ko) | 발광다이오드의 중첩장치 |