JPH0156566B2 - - Google Patents
Info
- Publication number
- JPH0156566B2 JPH0156566B2 JP20716682A JP20716682A JPH0156566B2 JP H0156566 B2 JPH0156566 B2 JP H0156566B2 JP 20716682 A JP20716682 A JP 20716682A JP 20716682 A JP20716682 A JP 20716682A JP H0156566 B2 JPH0156566 B2 JP H0156566B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- pair
- transistor
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 30
- 239000003990 capacitor Substances 0.000 claims description 12
- 230000010355 oscillation Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 9
- 230000010354 integration Effects 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/40—Impedance converters
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、負荷インピーダンスに比例する入
力インピーダンスを持つた電圧入力形のインピー
ダンス変換回路に関するもので、集積回路化に適
したものである。
力インピーダンスを持つた電圧入力形のインピー
ダンス変換回路に関するもので、集積回路化に適
したものである。
インピーダンス変換回路は、第１図に四端子回
路網として示すように、入力電圧V1および入力
電流I1に対して出力電圧V2、出力電流I2が負荷イ
ンピーダンスZLと比例関係にあり、その動作は下
式(1)で示される。
路網として示すように、入力電圧V1および入力
電流I1に対して出力電圧V2、出力電流I2が負荷イ
ンピーダンスZLと比例関係にあり、その動作は下
式(1)で示される。
V1
I1＝Ａ Ｂ
Ｃ ＤV2
I2 ……(1)
上式(1)において、Ａ≠０、Ｄ≠０、Ｂ＝Ｃ＝０
となるものをインピーダンス変換回路と呼ぶ。図
において、Vioは入力電圧源、ZSは入力抵抗であ
る。
となるものをインピーダンス変換回路と呼ぶ。図
において、Vioは入力電圧源、ZSは入力抵抗であ
る。
ところで、近年各回路の集積化に伴なつて上述
したインピーダンス変換回路をバイポーラ集積回
路で実現することが望まれている。
したインピーダンス変換回路をバイポーラ集積回
路で実現することが望まれている。
この発明は上記のような事情を鑑みてなされた
もので、その目的とするところは、集積回路化に
最適なインピーダンス変換回路を提供することで
ある。
もので、その目的とするところは、集積回路化に
最適なインピーダンス変換回路を提供することで
ある。
〔発明の概要〕
すなわち、この発明においては、電圧フオロワ
から成る電圧電流変換器に入力電圧を供給し、こ
の電圧電流変換器から第１のカレントミラー回路
に上記入力電圧に対応した電流を供給し、この電
流に対応した電流を第１のカレントミラー回路か
ら第２のカレントミラー回路に供給し、上記第２
のカレントミラー回路によつて得た電流を前記電
圧電流変換器の入力端に帰還することにより、電
圧電流変換器に接続した負荷インピーダンスに比
例した入力インピーダンスを有するように構成し
たものである。
から成る電圧電流変換器に入力電圧を供給し、こ
の電圧電流変換器から第１のカレントミラー回路
に上記入力電圧に対応した電流を供給し、この電
流に対応した電流を第１のカレントミラー回路か
ら第２のカレントミラー回路に供給し、上記第２
のカレントミラー回路によつて得た電流を前記電
圧電流変換器の入力端に帰還することにより、電
圧電流変換器に接続した負荷インピーダンスに比
例した入力インピーダンスを有するように構成し
たものである。
以下、この発明の一実施例について図面を参照
して説明する。第２図はその構成を示すもので、
電圧フオロワから成る電圧電流変換器１１
（NPN形トランジスタQ1）と正電源（電源の
一方）との間にPNP形のトランジスタQ2，Q3か
ら成る第１カレントミラー回路１２を設けるとと
もに、上記トランジスタQ1のエミツタと接地点
間に負荷インピーダンスZLを接続し、トランジス
タQ1のベース側入力端子１３に入力電圧V1およ
び入力電流I1を供給することにより、上記トラン
ジスタQ1のコレクタ電流（入力電圧V1に比例）
を第１カレントミラー回路１２を構成するトラン
ジスタQ2，Q3のベースに供給する。そして、上
記カレントミラー回路１２によつて得たトランジ
スタQ1のコレクタ・エミツタ間電流に対応した
電流ICEを、一端が負電流（電源の他方）に接
続されNPNトランジスタQ4〜Q6から成る第２カ
レントミラー回路１４に供給する。このカレント
ミラー回路１４で得たトランジスタQ1のコレク
タ・エミツタ間電流に対応した電流をトランジス
タQ1のベースに帰還し、このトランジスタQ1の
エミツタ側の出力端子１５から出力電圧V2およ
び電流I2を得る。
して説明する。第２図はその構成を示すもので、
電圧フオロワから成る電圧電流変換器１１
（NPN形トランジスタQ1）と正電源（電源の
一方）との間にPNP形のトランジスタQ2，Q3か
ら成る第１カレントミラー回路１２を設けるとと
もに、上記トランジスタQ1のエミツタと接地点
間に負荷インピーダンスZLを接続し、トランジス
タQ1のベース側入力端子１３に入力電圧V1およ
び入力電流I1を供給することにより、上記トラン
ジスタQ1のコレクタ電流（入力電圧V1に比例）
を第１カレントミラー回路１２を構成するトラン
ジスタQ2，Q3のベースに供給する。そして、上
記カレントミラー回路１２によつて得たトランジ
スタQ1のコレクタ・エミツタ間電流に対応した
電流ICEを、一端が負電流（電源の他方）に接
続されNPNトランジスタQ4〜Q6から成る第２カ
レントミラー回路１４に供給する。このカレント
ミラー回路１４で得たトランジスタQ1のコレク
タ・エミツタ間電流に対応した電流をトランジス
タQ1のベースに帰還し、このトランジスタQ1の
エミツタ側の出力端子１５から出力電圧V2およ
び電流I2を得る。
上記のような構成において動作を説明する。入
力端子１３に入力電圧V1が印加されるとトラン
ジスタQ1のベース電圧はV1となり、この時の出
力電圧V2は入力電圧V1からトランジスタQ1のベ
ース・エミツタ間電圧VBEを引いた値と等しくな
るので、出力電圧V2および電流I2は下式(2)、(3)で
示される。
力端子１３に入力電圧V1が印加されるとトラン
ジスタQ1のベース電圧はV1となり、この時の出
力電圧V2は入力電圧V1からトランジスタQ1のベ
ース・エミツタ間電圧VBEを引いた値と等しくな
るので、出力電圧V2および電流I2は下式(2)、(3)で
示される。
V1＝V2＋VBE ……(2)
−I2＝V2／ZL＝V1−VBE／ZL ……(3)
今、トランジスタQ1のベース接地電流増幅率
αが“１”とすると、トランジスタQ1のコレク
タ電流はI2に等しくなる。カレントミラー回路１
２，１４の電流伝達比をそれぞれr12、r14とし、
トランジスタQ1のベース電流を無視できるもの
とすると、入力電流I1は、 I1＝−r12・r14・I2 ……(4) となる。従つて、入力電圧V1がトランジスタQ1
のベース・エミツタ間電圧VBEに比べて十分大き
い場合には「V1V2」となり、入出力電圧の比
例関係が得られる。この場合の伝達行列は下式(5)
で示されるようになる。
αが“１”とすると、トランジスタQ1のコレク
タ電流はI2に等しくなる。カレントミラー回路１
２，１４の電流伝達比をそれぞれr12、r14とし、
トランジスタQ1のベース電流を無視できるもの
とすると、入力電流I1は、 I1＝−r12・r14・I2 ……(4) となる。従つて、入力電圧V1がトランジスタQ1
のベース・エミツタ間電圧VBEに比べて十分大き
い場合には「V1V2」となり、入出力電圧の比
例関係が得られる。この場合の伝達行列は下式(5)
で示されるようになる。
V1
I1＝１ ０
０ −r12r14V2
I2 ……(5)
Ａ＝１、Ｂ＝０
Ｃ＝０、Ｄ＝r12、r14≠０
上式(5)は、前式(1)で示したインピーダンス変換
回路の定義に合致している。
回路の定義に合致している。
前記第２図においては、カレントミラー回路１
２，１４の伝達比r12、r14はそれぞれ「r12＝１、
r14＝２」となつているので伝達行列は、 V1 I1＝１ ０ ０ −２V2 I2 ……(6) となる。
２，１４の伝達比r12、r14はそれぞれ「r12＝１、
r14＝２」となつているので伝達行列は、 V1 I1＝１ ０ ０ −２V2 I2 ……(6) となる。
上述したインピーダンス変換回路は、第３図に
示すブロツクダイアグラムで表わせる。この回路
は前記第１図における入出力端の一方の電位を接
地電位として共通化したものと等価である。
示すブロツクダイアグラムで表わせる。この回路
は前記第１図における入出力端の一方の電位を接
地電位として共通化したものと等価である。
このような構成によれば、負荷インピーダンス
に比例した入力インピーダンスが得られる。ま
た、第１カレントミラー回路を形成するトランジ
スタQ2とQ3とのエミツタ面積比、あるいは第２
カレントミラー回路１４を形成するトランジスタ
Q4とQ5、Q6とのエミツタ面積比を変えることに
よつて電流伝達比r12、r14を変化させ、入力端子
１３に帰還する電流を自由に設定できるので、所
望のインピーダンス変換特性を有するインピーダ
ンス変換回路が得られる。
に比例した入力インピーダンスが得られる。ま
た、第１カレントミラー回路を形成するトランジ
スタQ2とQ3とのエミツタ面積比、あるいは第２
カレントミラー回路１４を形成するトランジスタ
Q4とQ5、Q6とのエミツタ面積比を変えることに
よつて電流伝達比r12、r14を変化させ、入力端子
１３に帰還する電流を自由に設定できるので、所
望のインピーダンス変換特性を有するインピーダ
ンス変換回路が得られる。
上記第２図の回路の動作特性を調べるために第
４図に示すような回路を形成して実験を行なつ
た。図において、VSは可変直流電源（０〜10V）、
RSは入力抵抗（1kΩ）、RLは負荷抵抗（1kΩ）、
PNP形のトランジスタQ7およびNPN形のトラン
ジスタQ8はそれぞれカレントミラー回路１２，
１４の出力電流の補正用のトランジスタであり、
電源電圧Vcc＝10V、カレントミラー回路１２，
１４の電流伝達比r12、r14をそれぞれ「r12＝１、
r14＝２」としている。このインピーダンス変換
回路の特性の理論式は下式で示すようになる。
４図に示すような回路を形成して実験を行なつ
た。図において、VSは可変直流電源（０〜10V）、
RSは入力抵抗（1kΩ）、RLは負荷抵抗（1kΩ）、
PNP形のトランジスタQ7およびNPN形のトラン
ジスタQ8はそれぞれカレントミラー回路１２，
１４の出力電流の補正用のトランジスタであり、
電源電圧Vcc＝10V、カレントミラー回路１２，
１４の電流伝達比r12、r14をそれぞれ「r12＝１、
r14＝２」としている。このインピーダンス変換
回路の特性の理論式は下式で示すようになる。
VS＝RSI1＋VBE＋RLI2 ……(7)
I1＝−2I2 ……(8)
抵抗RS、RLは共に1kΩであるので、
VS＝−3RI2＋VBE ……(7)′
となり、入力電圧V1は、
V1＝VS−RI1＝VS＋2RI2＝VS−2R／3R（VS−V
BE）＝１／３VS＋２／３VBE……(9) となる。トランジスタQ1のベース・エミツタ間
電圧VBEを無視できるものとすると、入力電圧V1
はVSの1/3となる。従つて、負荷抵抗RLの抵抗値
が1/2となつて入力端子１３に接続されたことに
相当する。また、出力電圧V2は、 V2＝−RI2＝１／３（VS−VBE）……(10) となる。第５図に、印加する直流電源VSの電圧
に対する出力電圧V2の実測値を実線で、上式(10)
による理論値を破線で示す。
BE）＝１／３VS＋２／３VBE……(9) となる。トランジスタQ1のベース・エミツタ間
電圧VBEを無視できるものとすると、入力電圧V1
はVSの1/3となる。従つて、負荷抵抗RLの抵抗値
が1/2となつて入力端子１３に接続されたことに
相当する。また、出力電圧V2は、 V2＝−RI2＝１／３（VS−VBE）……(10) となる。第５図に、印加する直流電源VSの電圧
に対する出力電圧V2の実測値を実線で、上式(10)
による理論値を破線で示す。
上述した(5)式の伝達行列式において、負荷のイ
ンピーダンスをZLとすると、 V2／−I2＝ZL ……(11) である。このインピーダンス変換回路を入力側か
ら見た時の入力インピーダンスZioは、 Zio＝V1／I1＝V2／−r12r14I2＝Ｚ／r12r14 ……(12) であり、入力インピーダンスZioは負荷インピー
ダンスに比例している。
ンピーダンスをZLとすると、 V2／−I2＝ZL ……(11) である。このインピーダンス変換回路を入力側か
ら見た時の入力インピーダンスZioは、 Zio＝V1／I1＝V2／−r12r14I2＝Ｚ／r12r14 ……(12) であり、入力インピーダンスZioは負荷インピー
ダンスに比例している。
第６図は、負荷として容量CLを使用した場合
の回路図を示すもので、図において、第２図ある
いは第４図と同一構成部は同じ付号を付してその
説明は省略する。負荷として容量CLを使用する
場合は、この容量CLに充電された電荷を放電す
るためにトランジスタQ1のエミツタ・ベース間
にダイオードＤを接続する。また、この回路は閉
ループを形成しているためトランジスタQ1のベ
ースと接地点間に発振防止用のコンデンサC11を
設けている。この場合の入力インピーダンスZio
は、 Zio＝１／jωCL×r12r14（ｊ＝√−１） ……（13） となるので、負荷容量CLがr12r14倍になつたもの
と等価である。従つて、r12r14＝２とすると入力
側から見て２倍の容量（2CL）のコンデンサが接
続されているものと等価であり、小さな容量のコ
ンデンサで大きな時定数が得られる。
の回路図を示すもので、図において、第２図ある
いは第４図と同一構成部は同じ付号を付してその
説明は省略する。負荷として容量CLを使用する
場合は、この容量CLに充電された電荷を放電す
るためにトランジスタQ1のエミツタ・ベース間
にダイオードＤを接続する。また、この回路は閉
ループを形成しているためトランジスタQ1のベ
ースと接地点間に発振防止用のコンデンサC11を
設けている。この場合の入力インピーダンスZio
は、 Zio＝１／jωCL×r12r14（ｊ＝√−１） ……（13） となるので、負荷容量CLがr12r14倍になつたもの
と等価である。従つて、r12r14＝２とすると入力
側から見て２倍の容量（2CL）のコンデンサが接
続されているものと等価であり、小さな容量のコ
ンデンサで大きな時定数が得られる。
第７図に示すように、入力信号Vioとしてパル
ス状信号を印加すると、コンデンサCLの充電過
程においてはインピーダンス変換が働き、コンデ
ンサCLの放電時にはインピーダンス変換は働か
ないので、図示するように出力電圧V2は立ち上
がりが遅く立ち下がりが早くなる。入出力電圧
V1、V2の立上り時定数は2RSCL、立下がり時定
数はRSCLである。つまり、小さな容量のコンデ
ンサで大きな時定数が実現でき、例えばローパス
フイルタ等のように比較的大きな容量のコンデン
サを使用するものにこの発明を適用すれば、パタ
ーン面積を縮小でき高集積化が可能となる。RS
＝1kΩ、CL＝0.1μFとした場合の立上りおよび立
下り時定数を測定したところ、立上り時定数は
0.23ｍsec、立下り時定数は0.12ｍsecとなり、立
上り時定数は立下り時定数の略２倍になつている
ことを確認できた。
ス状信号を印加すると、コンデンサCLの充電過
程においてはインピーダンス変換が働き、コンデ
ンサCLの放電時にはインピーダンス変換は働か
ないので、図示するように出力電圧V2は立ち上
がりが遅く立ち下がりが早くなる。入出力電圧
V1、V2の立上り時定数は2RSCL、立下がり時定
数はRSCLである。つまり、小さな容量のコンデ
ンサで大きな時定数が実現でき、例えばローパス
フイルタ等のように比較的大きな容量のコンデン
サを使用するものにこの発明を適用すれば、パタ
ーン面積を縮小でき高集積化が可能となる。RS
＝1kΩ、CL＝0.1μFとした場合の立上りおよび立
下り時定数を測定したところ、立上り時定数は
0.23ｍsec、立下り時定数は0.12ｍsecとなり、立
上り時定数は立下り時定数の略２倍になつている
ことを確認できた。
第８図は、この発明の他の実施例を示すもの
で、上記第２図、第４図および第６図の回路にお
いては、出力電圧V2に前式(2)に示したようにト
ランジスタQ1のベース・エミツタ間電圧VBEによ
る誤差があるため、これを補正するものである。
すなわち、電圧電流変換器１１として第１のカレ
ントミラー回路１２と負荷ZLとの間にNPN形の
トランジスタQ1を接続するとともに、非反転入
力端（＋）に入力電圧Vioが供給され反転入力端
（−）に上記トランジスタQ1のエミツタ側電圧が
供給されその出力でトランジスタQ1を導通制御
するオペアンプ１６を設けたものである。このよ
うな構成によれば、トランジスタQ1はそのエミ
ツタ電位と入力電圧Vioとの比較出力で導通制御
されるので、出力にはトランジスタQ1のベー
ス・エミツタ間電圧VBEによる誤差が現れない。
で、上記第２図、第４図および第６図の回路にお
いては、出力電圧V2に前式(2)に示したようにト
ランジスタQ1のベース・エミツタ間電圧VBEによ
る誤差があるため、これを補正するものである。
すなわち、電圧電流変換器１１として第１のカレ
ントミラー回路１２と負荷ZLとの間にNPN形の
トランジスタQ1を接続するとともに、非反転入
力端（＋）に入力電圧Vioが供給され反転入力端
（−）に上記トランジスタQ1のエミツタ側電圧が
供給されその出力でトランジスタQ1を導通制御
するオペアンプ１６を設けたものである。このよ
うな構成によれば、トランジスタQ1はそのエミ
ツタ電位と入力電圧Vioとの比較出力で導通制御
されるので、出力にはトランジスタQ1のベー
ス・エミツタ間電圧VBEによる誤差が現れない。
なお、出力端子１５と接地点間に接続された直
流電流源Iaは負荷インピーダンスZLの電荷の放電
用であり、正電源と入力端子１３間に接続され
た直流電流源Ibは上記直流電流源Iaによつて出力
電圧V2のレベルが低下するのを防止するための
補正用の電流源である。（Ia＝Ib） 第９図および第１０図はこの発明の他の実施例
を示すもので、上記各実施例では負荷インピーダ
ンスZLの一端を接地したが、負荷インピーダンス
ZLを接地電位から開放したものである。第９図の
回路においては、前記第２図の回路を対称配置し
たものに相当する。すなわち、入力電圧Vio、
Vio′が供給されこの電圧に比例した電流を得る電
圧フオロワから成る一対の電圧電流変換器１１，
１１′（NPN形のトランジスタQ1、Q1′）を設け、
この電圧電流変換器１１，１１′と正電流電源
の一方との間にPNP形のトランジスタQ2，Q3お
よびQ2′，Q3′から成る第１、第２カレントミラー
回路１２，１２′を配設するとともに、電圧電流
変換器１１，１１′と負電源（電源の他方）と
の間に一対の第１、第２定電流源Ia，Ia′を配設す
る。さらに、エミツタが負電源にそれぞれ接続
されたNPN形トランジスタQ4，Q5およびQ4′，
Q5′から成る一対の第３、第４カレントミラー回
路１４，１４′を設け、上記カレントミラー回路
１２，１２′の出力を供給し、カレントミラー回
路１４，１４′の出力をトランジスタQ1，Q1′の
ベースに帰還する。また、正電源から一対の第
３、第４直流定電流源Ib，Ib′を介して上記トラン
ジスタQ1，Q1′のベースに定電流を供給し、この
トランジスタQ1，Q1′のエミツタ側出力端子１
５，１５′間に負荷ZLを接続して成る。
流電流源Iaは負荷インピーダンスZLの電荷の放電
用であり、正電源と入力端子１３間に接続され
た直流電流源Ibは上記直流電流源Iaによつて出力
電圧V2のレベルが低下するのを防止するための
補正用の電流源である。（Ia＝Ib） 第９図および第１０図はこの発明の他の実施例
を示すもので、上記各実施例では負荷インピーダ
ンスZLの一端を接地したが、負荷インピーダンス
ZLを接地電位から開放したものである。第９図の
回路においては、前記第２図の回路を対称配置し
たものに相当する。すなわち、入力電圧Vio、
Vio′が供給されこの電圧に比例した電流を得る電
圧フオロワから成る一対の電圧電流変換器１１，
１１′（NPN形のトランジスタQ1、Q1′）を設け、
この電圧電流変換器１１，１１′と正電流電源
の一方との間にPNP形のトランジスタQ2，Q3お
よびQ2′，Q3′から成る第１、第２カレントミラー
回路１２，１２′を配設するとともに、電圧電流
変換器１１，１１′と負電源（電源の他方）と
の間に一対の第１、第２定電流源Ia，Ia′を配設す
る。さらに、エミツタが負電源にそれぞれ接続
されたNPN形トランジスタQ4，Q5およびQ4′，
Q5′から成る一対の第３、第４カレントミラー回
路１４，１４′を設け、上記カレントミラー回路
１２，１２′の出力を供給し、カレントミラー回
路１４，１４′の出力をトランジスタQ1，Q1′の
ベースに帰還する。また、正電源から一対の第
３、第４直流定電流源Ib，Ib′を介して上記トラン
ジスタQ1，Q1′のベースに定電流を供給し、この
トランジスタQ1，Q1′のエミツタ側出力端子１
５，１５′間に負荷ZLを接続して成る。
このような構成によれば、任意の負荷インピー
ダンスをフローテイング状態で入力端子１３，１
３′間に得られる。従つて、回路網の任意のノー
ド間に接続可能である。
ダンスをフローテイング状態で入力端子１３，１
３′間に得られる。従つて、回路網の任意のノー
ド間に接続可能である。
第１０図はさらにこの発明の他の実施例を示す
もので、上記第９図の回路と同様に、前記第８図
の回路を対称配置して負荷インピーダンスZLを接
地電位から解放したものである。このような構成
においても上記第９図の実施例と同様な動作を行
ない、トランジスタQ1，Q1′のベース・エミツタ
間電圧VBEの誤差がないインピーダンス変換回路
が得られる。
もので、上記第９図の回路と同様に、前記第８図
の回路を対称配置して負荷インピーダンスZLを接
地電位から解放したものである。このような構成
においても上記第９図の実施例と同様な動作を行
ない、トランジスタQ1，Q1′のベース・エミツタ
間電圧VBEの誤差がないインピーダンス変換回路
が得られる。
〔発明の効果〕
以上説明したようにこの発明によれば、集積回
路化に最適なインピーダンス変換回路が得られ
る。
路化に最適なインピーダンス変換回路が得られ
る。
第１図はインピーダンス変換回路のブロツク
図、第２図はこの発明の一実施例に係るインピー
ダンス変換回路を示す図、第３図は上記第２図の
インピーダンス変換回路をブロツク化して示す
図、第４図はこの発明によるインピーダンス変換
回路の動作を確認するために使用した実験回路
図、第５図は上記第４図の実験回路における印加
電圧と出力電圧との特性図、第６図はこの発明の
他の実施例を示す回路図、第７図は上記第６図の
回路の動作を説明するためのタイミングチヤー
ト、第８図〜第１０図はそれぞれこの発明の他の
実施例を示す回路図である。 V1……入力電圧、I1……入力電流、V2……出
力電圧、I2……出力電流、１１……電圧電流変換
器、１２，１２′，１４，１４′……カレントミラ
ー回路、１３……入力端子、１５……出力端子、
１６，１６′……オペアンプ、Q1〜Q8，Q1′〜
Q5′……トランジスタ、Ia，Ia′，Ib，Ib′……定電
流源、Ｄ……ダイオード、CL……負荷容量、C11
……コンデンサ、……正電源、……負電源。
図、第２図はこの発明の一実施例に係るインピー
ダンス変換回路を示す図、第３図は上記第２図の
インピーダンス変換回路をブロツク化して示す
図、第４図はこの発明によるインピーダンス変換
回路の動作を確認するために使用した実験回路
図、第５図は上記第４図の実験回路における印加
電圧と出力電圧との特性図、第６図はこの発明の
他の実施例を示す回路図、第７図は上記第６図の
回路の動作を説明するためのタイミングチヤー
ト、第８図〜第１０図はそれぞれこの発明の他の
実施例を示す回路図である。 V1……入力電圧、I1……入力電流、V2……出
力電圧、I2……出力電流、１１……電圧電流変換
器、１２，１２′，１４，１４′……カレントミラ
ー回路、１３……入力端子、１５……出力端子、
１６，１６′……オペアンプ、Q1〜Q8，Q1′〜
Q5′……トランジスタ、Ia，Ia′，Ib，Ib′……定電
流源、Ｄ……ダイオード、CL……負荷容量、C11
……コンデンサ、……正電源、……負電源。
Claims (1)
- 【特許請求の範囲】 １ 入力電圧が供給される電圧フオロワから成る
電圧電流変換器と、上記電圧電流変換器から入力
電圧に対応した電流が供給される第１カレントミ
ラー回路と、上記カレントミラー回路から供給さ
れる電流で制御されこの電流に対応した電流を電
圧電流変換器の入力端に帰還する第２カレントミ
ラー回路とを具備し、上記電圧電流変換器と接地
点間に接続された負荷に比例した入力インピーダ
ンスを電圧電流変換器と負荷との接続点から得る
ように構成したことを特徴とするインピーダンス
変換回路。 ２ 上記電圧電流変換器は、コレクタが上記第１
カレントミラー回路に接続されエミツタが負荷を
介して接地されるとともに、ベースに入力電圧が
供給されるNPN形のトランジスタから成り、こ
のトランジスタのエミツタから出力を得るように
構成したことを特徴とする特許請求の範囲第１項
記載のインピーダンス変換回路。 ３ 上記電圧電流変換器は、コレクタが上記第１
カレントミラー回路に接続されエミツタが負荷容
量を介して接地されるとともに、ベースに入力電
圧が供給されるNPN形のトランジスタと、上記
トランジスタのエミツタ・ベース間に接続される
ダイオードと、このトランジスタのベースと接地
点間に接続される発振防止用のコンデンサとから
成り、上記トランジスタのエミツタから出力を得
るように構成したことを特徴とする特許請求の範
囲第１項記載のインピーダンス変換回路。 ４ 上記電圧電流変換器は、コレクタが上記第１
カレントミラー回路に接続されエミツタが負荷を
介して接地されるNPN形のトランジスタと、非
反転入力端に入力電圧が供給され反転入力端に上
記トランジスタのエミツタ電圧が供給され出力で
上記トランジスタを導通制御するオペアンプとか
ら成り、上記トランジスタのエミツタから出力を
得るように構成したことを特徴とする特許請求の
範囲第１項記載のインピーダンス変換回路。 ５ 差動入力電圧が供給される電圧フオロワから
成る一対の電圧電流変換器と、この電圧電流変換
器それぞれと電源の一方との間に接続され差動入
力電圧に対応した電流が上記一対の電圧電流変換
器から供給される一対の第１、第２カレントミラ
ー回路と、上記一対の電圧電流変換器それぞれと
電源の他方との間に接続される一対の第１、第２
定電流源と、一端が電源の他方に接続され上記第
１、第２カレントミラー回路から供給される電流
で制御されこの電流に対応した電流を上記一対の
電圧電流変換器の入力端に帰還する一対の第３、
第４カレントミラー回路と、前記一対の電圧電流
変換器それぞれの入力端に定電流を供給する一対
の第３、第４定電流源とを具備し、上記一対の電
圧電流変換器と第１、第２定電流源との接続点間
に配設された負荷に応じてインピーダンス変換さ
れた出力をこの負荷の両端から得るように構成し
たことを特徴とするインピーダンス変換回路。 ６ 上記一対の電圧電流変換器は、コレクタが上
記第１あるいは第２カレントミラー回路に接続さ
れエミツタが負荷を介して共通接続されるととも
に差動入力電圧で導通制御される一対のNPN形
のトランジスタから成り、上記負荷の両端から出
力を得るように構成したことを特徴とする特許請
求の範囲第５項記載のインピーダンス変換回路。 ７ 上記一対の電圧電流変換器は、コレクタが上
記第１あるいは第２カレントミラー回路に接続さ
れエミツタが負荷を介して共通接続される一対の
NPN形トランジスタと、非反転入力端に差動入
力電圧が供給され反転入力端に上記一対のトラン
ジスタのエミツタ電圧がそれぞれ供給され出力で
上記一対のトランジスタを導通制御する一対のオ
ペアンプとから成り、上記負荷の両端から出力を
得るように構成したことを特徴とする特許請求の
範囲第５項記載のインピーダンス変換回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20716682A JPS5997217A (ja) | 1982-11-26 | 1982-11-26 | インピ−ダンス変換回路 |
| US06/554,907 US4591739A (en) | 1982-11-26 | 1983-11-25 | Impedance conversion circuit |
| DE19833342735 DE3342735A1 (de) | 1982-11-26 | 1983-11-25 | Impedanzwandlerschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20716682A JPS5997217A (ja) | 1982-11-26 | 1982-11-26 | インピ−ダンス変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5997217A JPS5997217A (ja) | 1984-06-05 |
| JPH0156566B2 true JPH0156566B2 (ja) | 1989-11-30 |
Family
ID=16535316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20716682A Granted JPS5997217A (ja) | 1982-11-26 | 1982-11-26 | インピ−ダンス変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5997217A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2653437B2 (ja) * | 1987-07-03 | 1997-09-17 | 株式会社東芝 | 電圧／電流変換回路 |
| JPH03113910A (ja) * | 1989-09-27 | 1991-05-15 | Mitsubishi Electric Corp | インピーダンス変換回路 |
| US6820557B2 (en) | 2002-01-25 | 2004-11-23 | Daicel Chemical Industries, Ltd. | Igniter for air bag system |
-
1982
- 1982-11-26 JP JP20716682A patent/JPS5997217A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5997217A (ja) | 1984-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03125509A (ja) | スイッチ付き増幅回路 | |
| CA1055576A (en) | Operational amplifier | |
| JPH0572628B2 (ja) | ||
| US4539529A (en) | Semiconductor amplifier circuit | |
| JPH0156566B2 (ja) | ||
| JP3111460B2 (ja) | 電圧／絶対値電流コンバータ回路 | |
| JPH06104666A (ja) | 可変電圧電流変換回路 | |
| JP3036756B2 (ja) | 発振回路 | |
| US4280103A (en) | Multistage transistor amplifier | |
| US3597697A (en) | Integratable gyrator | |
| US6744306B2 (en) | Filter circuit | |
| JPS5941636Y2 (ja) | Ｃｍｏｓ発振回路 | |
| JP2605097Y2 (ja) | アクティブフィルタ | |
| JPS5835612A (ja) | 安定化電源回路 | |
| JPS62208183A (ja) | 電流出力増幅器を用いた積分回路 | |
| JPS643091B2 (ja) | ||
| JPH0449701Y2 (ja) | ||
| JPS60111515A (ja) | ｎ次フイルタ装置 | |
| JP2723703B2 (ja) | 演算回路 | |
| JP3148469B2 (ja) | フィルタ回路 | |
| JPS635433Y2 (ja) | ||
| JPH0918250A (ja) | 電圧−電流変換回路 | |
| JPS6122484B2 (ja) | ||
| JPH0734532B2 (ja) | 利得制御回路 | |
| JPS6252489B2 (ja) |