JPS5835612A - 安定化電源回路 - Google Patents
安定化電源回路Info
- Publication number
- JPS5835612A JPS5835612A JP13443881A JP13443881A JPS5835612A JP S5835612 A JPS5835612 A JP S5835612A JP 13443881 A JP13443881 A JP 13443881A JP 13443881 A JP13443881 A JP 13443881A JP S5835612 A JPS5835612 A JP S5835612A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- collector
- circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は安定化電源回路に関するもので、特に広い範囲
に亘って出力電圧の設定が自由かつ容易に行える安定化
電源回路に関するものである。
に亘って出力電圧の設定が自由かつ容易に行える安定化
電源回路に関するものである。
電池駆動する電子機器等においては、電源電圧が比較的
低く、従ってこのような電源電圧が印加された半導体集
積回路内においても低電圧の安定化電源が望まれる場合
がしばしばある。しかし従来から用いられている安定化
電源回路は、安定した出力電圧を導出させ得る範囲は極
めて狭いために利用範囲が限られ、広く各種電子機器の
電源回路として実用化するには問題があった。
低く、従ってこのような電源電圧が印加された半導体集
積回路内においても低電圧の安定化電源が望まれる場合
がしばしばある。しかし従来から用いられている安定化
電源回路は、安定した出力電圧を導出させ得る範囲は極
めて狭いために利用範囲が限られ、広く各種電子機器の
電源回路として実用化するには問題があった。
本発明は上記従来回路の問題点に鑑みてなされたもので
、低い電源電圧９例えば１．２５Ｖから数Ｖに到る出力
電圧を得ることができる安定化電源回路を提供するもの
である。
、低い電源電圧９例えば１．２５Ｖから数Ｖに到る出力
電圧を得ることができる安定化電源回路を提供するもの
である。
以下に図面を用いて本発明の詳細な説明する。
図は本発明による一実施例を示す電気回路図で、いわゆ
るバンドギャップ型の安定化電源回路として構成される
。本発明を要約すれば、印加されている電源電圧に対し
て電圧検出回路を設け、この電圧検出回路の出力が設定
電源電圧に対応するように帰還回路を付加して構成され
る。上記電圧検出回路はベースが共通に接続され尼第１
トランジスタＱ、と第２トランジスタＱ２を備え、設定
された電圧で上記トランジスタＱ、、Ｑ２のコレクタ電
流が一致するように動作し、この両トランジスタＱ＝
、Ｑ！のコレクタ電流は夫々カレントミラーを介しホ
ロア回路に入力され、ホロア回路から出力電圧を導出す
ると共にこの出力を電圧検出回路に帰還させて、出力電
圧が設定電圧となるようにバランスさせる。
るバンドギャップ型の安定化電源回路として構成される
。本発明を要約すれば、印加されている電源電圧に対し
て電圧検出回路を設け、この電圧検出回路の出力が設定
電源電圧に対応するように帰還回路を付加して構成され
る。上記電圧検出回路はベースが共通に接続され尼第１
トランジスタＱ、と第２トランジスタＱ２を備え、設定
された電圧で上記トランジスタＱ、、Ｑ２のコレクタ電
流が一致するように動作し、この両トランジスタＱ＝
、Ｑ！のコレクタ電流は夫々カレントミラーを介しホ
ロア回路に入力され、ホロア回路から出力電圧を導出す
ると共にこの出力を電圧検出回路に帰還させて、出力電
圧が設定電圧となるようにバランスさせる。
図において、まず電圧検出回路は、ＮＰＮからなる第１
トランジスタＱ、と第２トランジスタＱ。
トランジスタＱ、と第２トランジスタＱ。
の夫々のベースが共通に接続され、該共通接続されたベ
ースは、抵抗Ｒ３を介して接地ＧＮＤされると共に、ま
た抵抗Ｒ４を介して後述するホロア回路の帰還回路とな
っている。ここで上記第１トランジスタＱ１と第２トラ
ンジスタＱ２は後述するように、設定された電源電圧の
レベルでほぼコレクタ電流が一致するように回路が設計
されるもので、従ってまず所、望のベース・エミッタの
間電圧の差Δｖ０が得られるように両トランジスタのエ
ミッタの面積が互いに相異する形状に設計されている。
ースは、抵抗Ｒ３を介して接地ＧＮＤされると共に、ま
た抵抗Ｒ４を介して後述するホロア回路の帰還回路とな
っている。ここで上記第１トランジスタＱ１と第２トラ
ンジスタＱ２は後述するように、設定された電源電圧の
レベルでほぼコレクタ電流が一致するように回路が設計
されるもので、従ってまず所、望のベース・エミッタの
間電圧の差Δｖ０が得られるように両トランジスタのエ
ミッタの面積が互いに相異する形状に設計されている。
例えば夫々のトランジスタのエミッタ面積をＥｑ、、Ｅ
ｑｔとするとＥＱｌ：ＥＱ２＝１ ： １０に設計され
る。
ｑｔとするとＥＱｌ：ＥＱ２＝１ ： １０に設計され
る。
第１トランジスタＱ、のエミッタには接地ＧＮＤとの間
に抵抗Ｒ１（ＩＯＫΩ）が接続され、第２トランジスタ
Ｑ２のエミッタは抵抗Ｒ２（２にΩ）を介して上記第１
トランジスタＱ１のエミッタに接続されている。両トラ
ンジスタＱ、、Ｑ２には更に両トランジスタのコレクタ
電流を比較して出力を導出するための回路が付加されて
いる。即ち第１トランジスタＱ、のコレクタ電流に対し
て第１カレントミラーＭ、及び第２カレントミラーＭ２
が設けられ、第２トランジスタＱ、のコレクタ電流に対
して第３カレントミラーＭ、が設けられている。第１カ
レントミラーＭ１はベースが共通接続され、このベース
が第１トランジスタＱ、のコレクタに接続されたＰＮＰ
第３トランジスタＱ３及びＰＮＰマルチコレクタ第５ト
ランジスタＱＢからなり、第２カレントミラーＭ２は直
列接続された抵抗Ｒ５及び抵抗Ｒ６を介してベースが互
いに接続されたＮＰＮ第９トランジスタＱ、及び第１０
トランジスタＱ ｓ ｏを備えてなり、第５トランジス
タＱ５の一つのコレクタが第９トラノジスタＱ９のコレ
クタ及び抵抗Ｒｓ 、Ｒｅの結合点に接続されている。
に抵抗Ｒ１（ＩＯＫΩ）が接続され、第２トランジスタ
Ｑ２のエミッタは抵抗Ｒ２（２にΩ）を介して上記第１
トランジスタＱ１のエミッタに接続されている。両トラ
ンジスタＱ、、Ｑ２には更に両トランジスタのコレクタ
電流を比較して出力を導出するための回路が付加されて
いる。即ち第１トランジスタＱ、のコレクタ電流に対し
て第１カレントミラーＭ、及び第２カレントミラーＭ２
が設けられ、第２トランジスタＱ、のコレクタ電流に対
して第３カレントミラーＭ、が設けられている。第１カ
レントミラーＭ１はベースが共通接続され、このベース
が第１トランジスタＱ、のコレクタに接続されたＰＮＰ
第３トランジスタＱ３及びＰＮＰマルチコレクタ第５ト
ランジスタＱＢからなり、第２カレントミラーＭ２は直
列接続された抵抗Ｒ５及び抵抗Ｒ６を介してベースが互
いに接続されたＮＰＮ第９トランジスタＱ、及び第１０
トランジスタＱ ｓ ｏを備えてなり、第５トランジス
タＱ５の一つのコレクタが第９トラノジスタＱ９のコレ
クタ及び抵抗Ｒｓ 、Ｒｅの結合点に接続されている。
第３カレントミラーＭ、はＰＮＰ第４トランジスタＱ４
及びＰＮＰマルチコレクタ第７トランジスタＱ７を備え
、両ＰＮＰ）ランジスタＱ、、Ｑ７０ペースは共通に接
続されると共に上記第２トランジスタＱ２のコレクタに
接続される。第７トランジスタＱ７の１つのコレクタは
上記第５トランジス４Ｑｓの他方のコレクタに接続され
、第７トランジスタＱ７の他方のコレクタは前記第２カ
レントミラーＭ２の第１０トランジスタＱ、、＋のコレ
クタに接続されている。該接続点Ａには後述するように
位相補償のために第１０トランジスタＱ、。
及びＰＮＰマルチコレクタ第７トランジスタＱ７を備え
、両ＰＮＰ）ランジスタＱ、、Ｑ７０ペースは共通に接
続されると共に上記第２トランジスタＱ２のコレクタに
接続される。第７トランジスタＱ７の１つのコレクタは
上記第５トランジス４Ｑｓの他方のコレクタに接続され
、第７トランジスタＱ７の他方のコレクタは前記第２カ
レントミラーＭ２の第１０トランジスタＱ、、＋のコレ
クタに接続されている。該接続点Ａには後述するように
位相補償のために第１０トランジスタＱ、。
のベースとの間に小容量のコンデンサＣが接続される。
前記第１カレントミラーＭ１及び第２カレントミラーＭ
２と第３カレントミラーＭ、とは、夫々トランジスタＱ
８゜とトランジスタＱ、のコレクタを介して接続され、
この接続点Ａから電圧検出回路の出力が次段のホロアリ
に与えられる。
２と第３カレントミラーＭ、とは、夫々トランジスタＱ
８゜とトランジスタＱ、のコレクタを介して接続され、
この接続点Ａから電圧検出回路の出力が次段のホロアリ
に与えられる。
ホロア回路はＮＰＮで構成された第１１．第１２゜第１
３トランジスタＱ１ｔ ＋ Ｑ１□、Ｑ、３からなる第
１段目と、ＰＮＰで構成された第１４．第１５．第１６
トランジスタＱ１４ ＋ Ｑｔ５＋ Ｑｔ。からなる第
２段目が接続されている。第１段ホロア回路及び第２段
ポロア回路は夫々第１２．第１３トランジスタＱ、２゜
Ｑ、ｓ及び第１５．第１６トランジスタＱ１５１ Ｑｔ
ａからなるカレントミラーＭ４１Ｍ５を含み、前記電圧
検出回路の出力点Ａは第１１トランジスタＱ ｔｔのベ
ースに接続されている。該第１１トランジスタＱ ｕの
エミッタは第１２トランジスタＱ１□のコレクタに接続
されると共に、第２段ポロア回路の第１４トランジスタ
Ｑ ＋４のベースに接続されている。第１３トランジス
タＱｒｓのベース及ヒコレクタは前記第５トランジスタ
Ｑ、と第７トランジスタＱ、の各コレクタが共通接続さ
れた点Ｂに接続されている。安定化電源回路の出力電圧
Ｅ。ｕｔは第２段ホロア回路の第１４）ランジスタＱ
＋４のエミッタと第１５トランジスタＱ ＋５のコレク
タとの接続点から導出され、該出力電圧Ｅ。ｕｔはまた
抵抗Ｒ４を介して第１トランジスタＱ１及び第２トラン
ジスタＱ、のベースに帰還されている。
３トランジスタＱ１ｔ ＋ Ｑ１□、Ｑ、３からなる第
１段目と、ＰＮＰで構成された第１４．第１５．第１６
トランジスタＱ１４ ＋ Ｑｔ５＋ Ｑｔ。からなる第
２段目が接続されている。第１段ホロア回路及び第２段
ポロア回路は夫々第１２．第１３トランジスタＱ、２゜
Ｑ、ｓ及び第１５．第１６トランジスタＱ１５１ Ｑｔ
ａからなるカレントミラーＭ４１Ｍ５を含み、前記電圧
検出回路の出力点Ａは第１１トランジスタＱ ｔｔのベ
ースに接続されている。該第１１トランジスタＱ ｕの
エミッタは第１２トランジスタＱ１□のコレクタに接続
されると共に、第２段ポロア回路の第１４トランジスタ
Ｑ ＋４のベースに接続されている。第１３トランジス
タＱｒｓのベース及ヒコレクタは前記第５トランジスタ
Ｑ、と第７トランジスタＱ、の各コレクタが共通接続さ
れた点Ｂに接続されている。安定化電源回路の出力電圧
Ｅ。ｕｔは第２段ホロア回路の第１４）ランジスタＱ
＋４のエミッタと第１５トランジスタＱ ＋５のコレク
タとの接続点から導出され、該出力電圧Ｅ。ｕｔはまた
抵抗Ｒ４を介して第１トランジスタＱ１及び第２トラン
ジスタＱ、のベースに帰還されている。
抵抗Ｒ，（２７Ｋｆｌ）は第１６トランジスタＱｔｅノ
ベース及びコレクタと接地ＧＮＤ間に挿入された抵抗で
ある。
ベース及びコレクタと接地ＧＮＤ間に挿入された抵抗で
ある。
次に上記構成からなる回路の動作を説明する。
まず第１トランジスタＱ１及び第２トランジスタＱ２が
電圧検出回路としてコレクタ電流の一致する条件を求め
ると、以下の説明から判るように両トランジスタＱ１．
Ｑｔのベース電圧がほぼ１．２５Ｖ程度のときである。
電圧検出回路としてコレクタ電流の一致する条件を求め
ると、以下の説明から判るように両トランジスタＱ１．
Ｑｔのベース電圧がほぼ１．２５Ｖ程度のときである。
即ち、第１トランジスタＱ、と第２トランジスタＱ２は
エミッタ面積がＥＱｔ ：Ｅ’ｈ＝１：１０に設計され
ているため、この状態で第１トランジスタＱ、のベース
［株］エミッタ間電圧ｖＢえと、第２トランジスタＱ、
の１ＶＢＥは、ｖＢＥ＝ＫＴ／ｑ＠ＬｎＩＣ／工。の式
よりΔＶＢｏ−ＫＴ／９・１ｎｌＯとなる。上記ΔＢｇ
の値は２０℃程度の雰囲気で動作させた場合、約６０ｍ
Ｖになる。
エミッタ面積がＥＱｔ ：Ｅ’ｈ＝１：１０に設計され
ているため、この状態で第１トランジスタＱ、のベース
［株］エミッタ間電圧ｖＢえと、第２トランジスタＱ、
の１ＶＢＥは、ｖＢＥ＝ＫＴ／ｑ＠ＬｎＩＣ／工。の式
よりΔＶＢｏ−ＫＴ／９・１ｎｌＯとなる。上記ΔＢｇ
の値は２０℃程度の雰囲気で動作させた場合、約６０ｍ
Ｖになる。
即ち２にΩに設計された上記抵抗Ｒ２の両端に６０ｍＶ
の電圧が印加されるような電流が流れたとき、第１トラ
ンジスタＱ１ と第２トランジスタＱ２のコレクタ電流
の値は一致する。この状態で抵抗Ｒ１には第１トランジ
スタＱ、からの電流に加えて第２トランジスタＱ２から
の電流が流れ込むため２倍の電流が流れる。また抵抗Ｒ
１の値は抵抗Ｒ２に対してＲ，＝５Ｒ２に設計されてい
るため、抵抗Ｒ１には６００ ｍＶの電圧が生じる。一
方第１トランジスタＱ１には３０μＡのコレクタ電流が
流れているため、第１トランジスタＱ１のベース・エミ
ッタ間電圧ｖＢＥは２０℃の雰囲気で、通常の集積回路
を構成するトランジスタのβ＝１００程度の条件を適用
することにより約６５０ｍＶとなる。このような動作状
態を導く第１トランジスタＱｓ ＋第２トランジスタＱ
２のベース電位を求めると１．２５Ｖ程度になる。
の電圧が印加されるような電流が流れたとき、第１トラ
ンジスタＱ１ と第２トランジスタＱ２のコレクタ電流
の値は一致する。この状態で抵抗Ｒ１には第１トランジ
スタＱ、からの電流に加えて第２トランジスタＱ２から
の電流が流れ込むため２倍の電流が流れる。また抵抗Ｒ
１の値は抵抗Ｒ２に対してＲ，＝５Ｒ２に設計されてい
るため、抵抗Ｒ１には６００ ｍＶの電圧が生じる。一
方第１トランジスタＱ１には３０μＡのコレクタ電流が
流れているため、第１トランジスタＱ１のベース・エミ
ッタ間電圧ｖＢＥは２０℃の雰囲気で、通常の集積回路
を構成するトランジスタのβ＝１００程度の条件を適用
することにより約６５０ｍＶとなる。このような動作状
態を導く第１トランジスタＱｓ ＋第２トランジスタＱ
２のベース電位を求めると１．２５Ｖ程度になる。
今両トランジスタＱ、、Ｑ、のベースには抵抗Ｒ８及び
抵抗Ｒ１を含む帰還回路が接続されているため、出力電
圧’＆Ｅ。ｕｔとすると、のときに両トランジスタＱ１
．Ｑ２−のコレクタ電流がバランスするように帰還が働
き、Ｅｏｕｔとして安定した電源電圧が出力されること
になる。上記式からも明らかなように抵抗Ｒ４を零に設
計すれば４力電圧はＥ。ｕｔ＝１．２５Ｖとなり、抵抗
Ｒ４の値を選ぶことによって出力電圧Ｅ。ｕｔを広い範
囲に亘って変えることができる。
抵抗Ｒ１を含む帰還回路が接続されているため、出力電
圧’＆Ｅ。ｕｔとすると、のときに両トランジスタＱ１
．Ｑ２−のコレクタ電流がバランスするように帰還が働
き、Ｅｏｕｔとして安定した電源電圧が出力されること
になる。上記式からも明らかなように抵抗Ｒ４を零に設
計すれば４力電圧はＥ。ｕｔ＝１．２５Ｖとなり、抵抗
Ｒ４の値を選ぶことによって出力電圧Ｅ。ｕｔを広い範
囲に亘って変えることができる。
処でホロア回路において、第１１トランジスタＱ ＋ｔ
のエミッタ電流は、第５トランジスタＱ、及び第７トラ
ンジスタＱ？から第４カレントミラーＭ４を介して引い
ているため、第２カレントミラーＭ２の第９トランジス
タＱ、及び第１０トランジスタＱ１゜の各コレクタ電流
の和に等しくなる。
のエミッタ電流は、第５トランジスタＱ、及び第７トラ
ンジスタＱ？から第４カレントミラーＭ４を介して引い
ているため、第２カレントミラーＭ２の第９トランジス
タＱ、及び第１０トランジスタＱ１゜の各コレクタ電流
の和に等しくなる。
従って電圧検出回路の出力を第１１トランジスタＱ＋ｓ
に与えることに対しては、第２カレントミラＭ２のトラ
ンジスタＱｏ、Ｑ１゜のベース電流の影響によるカレン
トミラーの誤差を打ち消させることができる。
に与えることに対しては、第２カレントミラＭ２のトラ
ンジスタＱｏ、Ｑ１゜のベース電流の影響によるカレン
トミラーの誤差を打ち消させることができる。
尚実施例の回路では第９トランジスタＱ０のコレクタと
抵抗Ｒ６・Ｒ６の中点とを直接結んでいＣ１ω るが、間にダイオードを挿入して電位的なバランスの改
善を図ることもできる。
抵抗Ｒ６・Ｒ６の中点とを直接結んでいＣ１ω るが、間にダイオードを挿入して電位的なバランスの改
善を図ることもできる。
上記実施例の回路は起動特性にすぐれている。
即ち、電源投入時にもし起動しないとすると、出力が導
出されている第１４トランジスタＱ＋４のペースは、第
１２トランジスタＱ１□、ｉ１３トランジスタＱ ｔｓ
からなるカレントミラーＭ４によって下に下げられるこ
とはない。従って第１４トランジスタＱ １ｍのエミッ
タは十分高い電位に上がり、第１トランジスタＱ、＋第
２トランジスタＱ２にコレクタ電流が流れ出すことにな
り、起動しない可能性はない。
出されている第１４トランジスタＱ＋４のペースは、第
１２トランジスタＱ１□、ｉ１３トランジスタＱ ｔｓ
からなるカレントミラーＭ４によって下に下げられるこ
とはない。従って第１４トランジスタＱ １ｍのエミッ
タは十分高い電位に上がり、第１トランジスタＱ、＋第
２トランジスタＱ２にコレクタ電流が流れ出すことにな
り、起動しない可能性はない。
また実施例の回路では特別に位相補償を施こす必要がな
い。即ちトランジスタＱ１．Ｑ２に対して初段はエミッ
タ抵抗が大きく、次段はカレントミラーより成るため、
利得段が第１０トランジスタＱｔｏのみとなるため比較
的安定する。出力端に容量性のものが接続される場合の
安定性等を考慮して、実施例に示すように抵抗Ｒ６，Ｒ
，を接続する。即ちカレントミラーの場合ペース側のダ
イオード特性でペース側インピーダンス、カ低く、第１
０トランジスタＱ、。のコレクタｅペース間にコンデン
サを挿入しても効果が低いため、前述のように第９トラ
ンジスタＱ９と第１０トランジスタＱｓｏの両ベース間
に抵抗Ｒ，，Ｒ，を挿入して、交流的なインピーダンス
を増加させる。
い。即ちトランジスタＱ１．Ｑ２に対して初段はエミッ
タ抵抗が大きく、次段はカレントミラーより成るため、
利得段が第１０トランジスタＱｔｏのみとなるため比較
的安定する。出力端に容量性のものが接続される場合の
安定性等を考慮して、実施例に示すように抵抗Ｒ６，Ｒ
，を接続する。即ちカレントミラーの場合ペース側のダ
イオード特性でペース側インピーダンス、カ低く、第１
０トランジスタＱ、。のコレクタｅペース間にコンデン
サを挿入しても効果が低いため、前述のように第９トラ
ンジスタＱ９と第１０トランジスタＱｓｏの両ベース間
に抵抗Ｒ，，Ｒ，を挿入して、交流的なインピーダンス
を増加させる。
以上本発明によれば、比較的低い電源電圧に対して安定
化電源を得ることができ、電池駆動される電子機器に対
して非常に実用的な安定化電源回路を得ることができる
。また回路は起動が確実で、複雑な位相補償を必要とせ
ず、信頼の高い動作を行わせることができる。
化電源を得ることができ、電池駆動される電子機器に対
して非常に実用的な安定化電源回路を得ることができる
。また回路は起動が確実で、複雑な位相補償を必要とせ
ず、信頼の高い動作を行わせることができる。
図は本発明による一実施例を示す電気回路図である。
Ｑ１〜Ｑ ＊ａ ： ）う／ジスタ、Ｒ０〜Ｒフ ：抵
抗。 Ｃ：容量 代理人 弁理士 福 士 愛 彦
抗。 Ｃ：容量 代理人 弁理士 福 士 愛 彦
Claims (1)
- 【特許請求の範囲】 ｆｌ＋ エミッタ面積が互いに異なり且つペースが共
通接続された第１トラ／ジスタＱ＋＆び第２トランジス
タＱ２ と、エミッタ面積の小さい第１トランジスタＱ
１のエミッタと接地間に接続された抵抗Ｒ１と、上記両
トランジスタのエミッタ間に接続された抵抗Ｒ２と、上
記第１トランジスタＱ、のコレクタ電流の方向を２回に
亘って変えるためのカレントミラーと、第２トランジス
タＱ２のコレクタ電流の方向を変えるだめのカレントミ
ラーと、上記両カレントミラーのコレクタを接続して接
続点から導出された電圧が与えられたホロア回路と、該
ホロア回路の出力を上記第１．第２トランジスタＱ８．
Ｑ２のベースに帰還する回路とを備え、上記ホロア回路
の出力を出力電圧として得ることを特徴とする安定化電
源回路。 （２）前記ホロア回路は、ＮＰＮトランジスタからなる
第１ホロア回路とＰＮＰ）ランジスタからなる第２ホロ
ア回路の２段からなり、第１ホロア回路の負荷は第１．
第２トランジスタＱｌ ＋Ｑ２°のコレクタ電流から
カレントミラーを介して作られることを特徴とする特許
請求の範囲第（１）項記載の安定化電源回路。 （３）前記第１トランジスタＱ１又は第２トランジスタ
Ｑ２のコレクタ電流の向きを変えるカレントミラーの一
つは、ベースに抵抗が直列接続され、カレントミラーの
トランジスタのペース・コレクタ間にコンデンサが接続
されてなることを特徴とする特許請求の範囲第（１）項
記載の安定化電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13443881A JPS5835612A (ja) | 1981-08-26 | 1981-08-26 | 安定化電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13443881A JPS5835612A (ja) | 1981-08-26 | 1981-08-26 | 安定化電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5835612A true JPS5835612A (ja) | 1983-03-02 |
| JPH0544042B2 JPH0544042B2 (ja) | 1993-07-05 |
Family
ID=15128359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13443881A Granted JPS5835612A (ja) | 1981-08-26 | 1981-08-26 | 安定化電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5835612A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60114917A (ja) * | 1983-11-25 | 1985-06-21 | Hitachi Ltd | 定電圧回路 |
| JPS6151219A (ja) * | 1984-08-21 | 1986-03-13 | Toshiba Corp | 定電流供給回路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3887863A (en) * | 1973-11-28 | 1975-06-03 | Analog Devices Inc | Solid-state regulated voltage supply |
| JPS517975A (en) * | 1974-02-08 | 1976-01-22 | Joji Rotsukaku | Shindosu nyoru denryusodenki |
| JPS5346254A (en) * | 1976-10-08 | 1978-04-25 | Pioneer Electronic Corp | Phase compensating circuit |
| JPS5547712A (en) * | 1975-01-29 | 1980-04-04 | Rca Corp | Differential amplifier |
-
1981
- 1981-08-26 JP JP13443881A patent/JPS5835612A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3887863A (en) * | 1973-11-28 | 1975-06-03 | Analog Devices Inc | Solid-state regulated voltage supply |
| JPS517975A (en) * | 1974-02-08 | 1976-01-22 | Joji Rotsukaku | Shindosu nyoru denryusodenki |
| JPS5547712A (en) * | 1975-01-29 | 1980-04-04 | Rca Corp | Differential amplifier |
| JPS5346254A (en) * | 1976-10-08 | 1978-04-25 | Pioneer Electronic Corp | Phase compensating circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60114917A (ja) * | 1983-11-25 | 1985-06-21 | Hitachi Ltd | 定電圧回路 |
| JPS6151219A (ja) * | 1984-08-21 | 1986-03-13 | Toshiba Corp | 定電流供給回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0544042B2 (ja) | 1993-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6111826A (ja) | 内蔵基準電位を有する比較器回路 | |
| JPH0642184B2 (ja) | 電流安定化回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0225561B2 (ja) | ||
| JPS5835612A (ja) | 安定化電源回路 | |
| JPS6357808B2 (ja) | ||
| JPS5866129A (ja) | 定電流源回路 | |
| JPS5986316A (ja) | 差動増幅器対の切替回路 | |
| JPS6258009B2 (ja) | ||
| JPS59135519A (ja) | 電流源回路 | |
| JPS645369Y2 (ja) | ||
| JPS5842886B2 (ja) | 定電圧装置 | |
| JPS6121857Y2 (ja) | ||
| JPH0659015B2 (ja) | トランジスタ増幅回路 | |
| JP2550241B2 (ja) | フローティング電源回路 | |
| JPS58141012A (ja) | バイアス回路 | |
| JP2554682B2 (ja) | 定電流発生回路 | |
| JP2848330B2 (ja) | カレントミラー回路 | |
| JPH0449701Y2 (ja) | ||
| JPH0421363B2 (ja) | ||
| JPH0514571Y2 (ja) | ||
| JPS6252489B2 (ja) | ||
| JPS5899014A (ja) | 利得調整回路 | |
| JPH01278107A (ja) | 電流ミラー回路 | |
| JPS58208821A (ja) | 定電圧発生回路 |