JPH0157854B2 - - Google Patents

Info

Publication number
JPH0157854B2
JPH0157854B2 JP56500018A JP50001880A JPH0157854B2 JP H0157854 B2 JPH0157854 B2 JP H0157854B2 JP 56500018 A JP56500018 A JP 56500018A JP 50001880 A JP50001880 A JP 50001880A JP H0157854 B2 JPH0157854 B2 JP H0157854B2
Authority
JP
Japan
Prior art keywords
waveform
transition
incoming
pulse
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56500018A
Other languages
English (en)
Other versions
JPS56501469A (ja
Inventor
Tomasu Rarufu Utsudowaado
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisys Corp
Original Assignee
Unisys Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unisys Corp filed Critical Unisys Corp
Publication of JPS56501469A publication Critical patent/JPS56501469A/ja
Publication of JPH0157854B2 publication Critical patent/JPH0157854B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0054Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0066Detection of the synchronisation error by features other than the received signal transition detection of error based on transmission code rule
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1407Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
    • G11B20/1419Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)

Description

請求の範囲 1 二重周波数に遷移−事象を含む入来波形にお
いてコード化されているタイミング情報を復元す
るための回路であつて、前記入来波形は、保証さ
れた遷移および保証されない遷移の両者を含むこ
と特徴とし、かつさらに前記入来波形は、1ビツ
トセル持続時間Tを有することを特徴とし、 前記入来波形に応答して、前記入来波形の遅延
された波形を発生する遅延線手段と、 前記入来波形と、前記入来波形の前記発生され
た遅延波形とに応答して、前記入来波形における
各遷移を検出しかつ第1および第2の遷移波形を
生成する検出手段とを備え、前記遷移波形の各々
は前記入来波形における各遷移を同定し、第2の
遷移波形は、固定された時間間隔だけ遅延された
第1の遷移波形に対応しており、 前記検出手段に接続されて、前記2つの遷移波
形から複合クロツクを形成する複合クロツク形成
手段と、 前記複合クロツク形成手段の出力をその入力と
して受けるトグル手段とをさらに備え、前記トグ
ル手段は、前記複合クロツクにおける単一方向に
向かう1組の遷移の各々に応答して、ハイ状態と
ロー状態との間で状態が変化する第1の出力を発
生する手段を含んでおり、 前記トグル手段の第1の出力と前記検出手段と
に接続され、前記入来波形における前記保証され
た遷移の各々の開始に一致する第1のタイミング
信号を発生する第1のタイミング手段をさらに備
える、タイミング情報復元回路。
2 前記トグル手段は、前記単一方向に向かう前
記遷移の組の各々に応答する論理フリツプフロツ
プを含むことを特徴とする、請求項の範囲第1項
記載の回路。
3 前記検出手段は、 前記入来波形と、前記入来波形の前記遅延波形
の第1の波形とに応答して、前記入来波形におけ
る各遷移の開始に一致するパルスを与える前記第
1の遷移波形を発生する第1の検出手段と、 前記入来波形の前記遅延波形の第2および第3
の波形に応答して、前記入来波形における各遷移
の開始後期間T経過前のある時刻に生じるパルス
を与える前記第2の遷移波形を発生する第2の検
出手段とを含む、請求の範囲第1項記載の回路。
4 前記複合クロツク形成手段は、前記第1およ
び第2の検出手段の出力に接続される論理ORゲ
ートを含む、請求の範囲第3項記載の回路。
5 前記トグル手段はさらに、前記トグル手段の
第1の出力を反転した出力信号を与える第2の出
力を含む、請求の範囲第3項記載の回路。
6 前記トグル手段の第2の出力および前記第2
の検出手段に接続され、前記入来波形における前
記保証された遷移の各々の開始後(1/2)Tで始
まる第2のタイミング信号を発生する第2のタイ
ミング手段をさらに備える、請求の範囲第5項記
載の回路。
7 前記複合クロツク形成手段の出力で形成され
る前記複合クロツクは、1ビツトセルあたり2つ
の単一方向の遷移を有し、前記1ビツトセルあた
りの2つの単一方向の遷移の各々は(1/2)Tだ
け離されている、請求の範囲第6項記載の回路。
8 前記入来波形の前記遅延波形の第1、第2お
よび第3の波形は、それぞれ(1/4)T、(1/2)
Tおよび(3/4)Tだけ遅延された入来波形に相
当する、請求の範囲第3項または第6項記載の回
路。
9 前記第1の検出手段は第1の論理排他的OR
ゲートを含み、かつ前記第2の検出手段は第2の
論理排他的ORゲートを含み、前記第1の論理排
他的ORゲートは、前記入来波形および前記入来
波形の前記遅延波形の第1の波形をその入力とし
て受け、前記第2の論理排他的ORゲートは、前
記入来波形の前記遅延波形の第2および第3の波
形をその入力として受ける、請求の範囲第3項ま
たは第6項記載の回路。
10 前記第2のタイミング手段は、前記トグル
手段の第2の出力と前記第2の検出手段の出力と
をその入力として受ける第2の論理NANDゲー
トを含む、請求の範囲第6項記載の回路。
11 前記遅延線手段は、前記入来波形をその入
力として受けるデイジタル遅延線を含む、請求の
範囲第10項記載の回路。
12 二重周波数の遷移−事象を含む入来波形に
おいてコード化されているタイミング情報を復元
するための回路であつて、前記入来波形は、保証
された遷移および保証されない遷移の両者を含む
ことを特徴とし、かつさらに前記入来波形は、1
ビツトセル持続時間Tを有することを特徴とし、 前記入来波形に応答して、前記入来波形の遅延
された波形を発生する遅延線手段と、 前記入来波形と、前記入来波形の前記発生され
た遅延波形とに応答して、前記入来波形における
各遷移を検出しかつ第1および第2の遷移波形を
生成する検出手段とを備え、前記遷移波形の各々
は前記入来波形における各遷移を同定し、第2の
遷移波形は、固定された時間間隔だけ遅延された
第1の遷移波形に対応しており、 前記検出手段に接続されて、前記検出された遷
移における保証された遷移の組を分離する分離手
段をさらに備え、前記分離手段は、前記検出手段
に応答する論理ORゲートと、前記ORゲートに
応答する論理フリツプフロツプと、前記検出手段
および前記フリツプフロツプに応答する第1の論
理NANDゲートとを含む、タイミング情報復元
回路。
13 前記検出手段は、 前記入来波形と、前記入来波形の前記遅延波形
の第1の波形とをその入力として受ける第1の論
理排他的ORゲートと、 前記入来波形の前記遅延波形の第2および第3
の波形をその入力として受ける第2の論理排他的
ORゲートとを含む、請求の範囲第12項記載の
回路。
14 前記ORゲートは、前記第1および前記第
2の排他的ORゲートの出力をその入力に受け、 前記論理フリツプフロツプは、前記論理ORゲ
ート出力をそのクロツク入力に受け、 前記第1のNANDゲートは、前記第1の排他
的ORゲートの出力および前記フリツプフロツプ
の真理値出力をその入力に受け、それにより前記
タイミング情報の第1の組が前記第1のNAND
ゲートの出力において復元される、請求の範囲第
13項記載の回路。
15 前記分離手段はさらに、前記第2の排他的
ORゲートの出力と前記フリツプフロツプの偽値
出力とをその入力に受ける第2の論理NANDゲ
ートを含み、それにより前記タイミング情報の第
2の組が前記第2のNANDゲートの出力におい
て復元される、請求の範囲第14項記載の回路。
16 前記論理フリツプフロツプは、負方向に向
かう遷移によりトリガされることを特徴とする、
請求の範囲第15項記載の回路。
17 前記論理フリツプフロツプはさらにJ−K
型であり、そのJおよびK入力は活性状態におい
て接続される、請求の範囲第16項記載の回路。
18 前記検出手段は、 前記入来波形と、前記入来波形の前記遅延波形
の第1の波形とに応答して、前記入来波形におけ
る各遷移の開始と一致するパルスを与える前記第
1の遷移波形を発生する第1の検出手段と、 前記入来波形の前記遅延波形の第2および第3
の波形に応答して、前記入来波形の前記遅延波形
の第2および第3の波形に応答して、前記入来波
形における各遷移の開始後期間T経過前のある時
刻に生じるパルスを与える前記第2の遷移波形を
発生する第2の検出手段とを含む、請求の範囲第
12項記載の回路。
19 前記第1の検出手段は第1の論理排他的
ORゲートを含み、前記第2の検出手段は第2の
論理排他的ORゲートを含み、前記第1の論理排
他的ORゲートは、前記入来波形および前記入来
波形の前記遅延波形の第1の波形をその入力とし
て受け、前記第2の論理排他的ORゲートは、前
記入来波形の前記遅延波形の第2および第3の波
形をその入力として受ける、請求の範囲第18項
記載の回路。
20 前記入来波形の前記遅延波形の第1、第2
および第3の波形は、それぞれ(1/4)T、(1/2)
Tおよび(3/4)Tだけ遅延された入来波形に相
当する、請求の範囲第19項記載の回路。
21 前記遅延線手段は、前記入来波形をその入
力として受けるデイジタル遅延線を含む、請求の
範囲第20項記載の回路。
22 前記遅延線手段は、前記入来波形の3つの
遅延波形を発生するための手段を含み、前記第
1、第2および第3の遅延波形は、それぞれ(1/
4)T、(1/2)Tおよび(3/4)Tだけ遅延された
入来波形に相当する、請求の範囲第13項記載の
回路。
名称 二重周波数の遷移−事象を含む入来波形におい
てコード化されているタイミング情報を復元する
ための回路。
発明の背景 直列デイジタルデータはしばしば、自己クロツ
キングコード化を用いて伝送される。これらの自
己クロツキングコードの背後にある基本的な概念
は、ある最小数のデイジタル的な“事象”(パル
スまたはレベルの遷移)がそのデイジタル波形内
に生じることを保証することである。これらの
“保証された”事象は、データをコード化しかつ
伝送するのに用いられたクロツク信号の周波数と
位相とを確立しかつ復元するのに用いられること
ができる。
“二重周波数”のコード化は、自己クロツクさ
れたコード化の最も簡単なものであり、かつ多く
の変形例を有している。すなわち、これらの変形
例の2つは、“周波数変調”(FM)および“2
相”として知られている。FMコード化と2相コ
ード化とはわずかに異なつているが、しかし両者
は共通の特性として、少なくとも1つのしかし2
つよりも多くはないデイジタル的な事象が、デイ
ジタル波形におけるビツトセルごとに生じるとい
う保証を有している。1つのビツトセルは、基本
的なデイジタルクロツクの1周期により発生され
かつ2進0または2進1を1つだけ含む、波形の
一部分である。第2の(保証されない)事象の有
無は、コード化されるデータに依存している。
FMおよび2相コード化の例は、第1図および
第2図においてそれぞれ図解されている。FMの
与えられた例(第1図)において、パルスは興味
ある事象である。2相の与えられた例において、
レベルの遷移は興味ある事象である。
FMコード化(第1図)において、2進1は、
2分の1ビツトセルだけ離れて生じる2つの連続
的な事象により表わされるが、ここで1ビツトセ
ルは、2つの保証された遷移(*)の間の時間と
して規定される。2進0は、ビツトセルの初めの
ただ1つの事象により表わされる。
2相コード化(第2図)において、保証された
事象は、それぞれのビツトセルの中頃において生
じる、レベルの遷移である。2進1は、保証され
た遷移を取囲む波形の相対的な位相によつて、2
進0と区別される。それゆえに、第2図に示され
る例において、2進1は、立下がり(〓)によつ
て表わされ、2進0は、立上がり(〓)によつて
表わされる。保証された遷移(*)の間に生じる
遷移(無印)は、2つの連続するビツトセルが同
じ2進データ値を有するときにはいつでも必要と
される。
当業者によつて明らかなように、FMパルス事
象の波形は、そのFMパルス事象の波形を用いて
フリツプ−フロツプをトグルすることにより、そ
してさらにフリツプフロツプの出力を遷移−事象
の波形として用いることにより、等価なFM遷移
−事象の波形に転換され得る。すべての2相波形
は、遷移−事象型のものである。なぜならば、そ
の波形の位相が、コード化されたデータの良好な
回復に対して決定的に重要だからである。それゆ
えに、この発明の好ましい実施例は、遷移−事象
波形のみによつて駆動されるように設計される。
二重周波数のコード化からデータを復元するこ
とは、保証された遷移を認識しかつこれらの認識
された保証された遷移に何らかのタイミング回路
を同期させる能力に依存する。タイミング回路の
出力は、何らかの付加的な論理とともに、波形か
らデータを抽出するのに用いられることができ
る。先行技術において、多種のタイミング回路が
この目的のために用いられてきた。2つの普通に
用いられる技術を以下に簡単に論ずる。
第1の先行技術(以下、技術1)においては、
保証された遷移により、トリガされた単安定マル
チバイブレータは、保証されない遷移が生じるか
もしれない期間中、“窓”を規定する。単安定マ
ルチバイブレータにより発生されたパルスはその
後、波形からデータを抽出するのに用いられる。
技術1は、簡単であるという利点を有するが、し
かし単安定マルチバイブレータと共通してタイミ
ングは広範な変動を被る。さらに、技術1は、入
来してくる波形におけるノイズにより誘起される
偽の動作を被りやすく、かつ比較的低い周波数の
信号での使用に限られる。
第2の先行技術(以下、技術2)においては、
可変周波数発振器が、位相同期ループを用いて、
入来周波数に同期される。発振器の出力はその
後、入来波形からデータを抽出するのに用いられ
る。技術2は、技術1に関連したタイミング許容
限界の問題を除去し、かつノイズによつて誘起さ
れる故障には陥りにくい。しかしながら、技術2
は、技術1よりも実質的に複雑である。
技術1または技術2によつて例示された回路を
含む装置が、たとえばリング回路網の形で、直列
に配された応用例においては、入来する波形から
取出されたクロツク信号が、下り方向の次の装置
への伝送のために出ていく波形を構成するのに用
いられる。このような構成においては、出力波形
における“ジツタ)(すなわち、タイミング不確
定)は、直列のいくつかの装置を通過することに
よつて増幅されるかもしれないので、最小にしな
ければならない。技術2のような位相同期ループ
は常に周波数ジツタを示している。ジツタの量
は、引込み時間(初期の“非ロツク”状態から
“ロツク”状態へ移行する時間)およびロツク範
囲(その中で位相同期ループが最終的にロツク状
態に入る入力周波数範囲)に対してトレードオフ
される。より小さいジツタは、より低いトラツキ
ング能力を意味し、したがつて構成要素の値の許
容限界に対するより大きな感度を意味しているの
で、技術2は、それぞれが抽出回路を含む多くの
装置が直列縦続接続されるような応用例には不適
当であろう。技術1を用いて、入来波形に存在す
るジツタを越えるようなジツタを何ら示さない回
路を設計することができるが、しかしそれは前述
のような欠点を被る。
発明の目的 この発明の主たる目的は、先行技術の上述のお
よびその他の欠点を克服し、二重周波数でコード
化された遷移−事象を有する入来波形における
各々の保証された遷移の開始を識別するタイミン
グ情報(クロツク信号)を復元する(取り出す)
回路を提供することである。
この発明の他の目的は、前述の単安定マルチバ
イブレータを利用する技術1の簡単さに特徴づけ
られた、改良されたタイミング情報復元回路を提
供することである。
この発明のさらに他の目的は、リング回路網の
ような縦続接続構成において利用されるときに、
付加的なジツタを誘起しない、改良されたタイミ
ング情報復元回路を提供することである。
この発明のさらに他の目的は、前述の技術1よ
りも低いノイズ感度を有する、改良されたタイミ
ング情報復元回路を供することである。
この発明のさらに他の目的は、前述の技術1に
よつて可能な周波数よりも高い周波数で作動する
ことができる、タイミング情報復元回路を提供す
ることである。
この発明のさらに他の目的は、二重周波数でコ
ード化された遷移−事象を有する入来波形におけ
る各々の保証された遷移の開始の2分の1ビツト
時間後に開始するタイミング情報を復元する回路
を提供することである。
発明の要約 この発明の前述の目的は、二重周波数でコード
化された遷移−事象を含む波形を受け、かつ受け
た波形から2組のタイミング情報(クロツク信号
を復元する(取り出す)タイミング情報復元回路
を提供することにより、達成される。復元された
クロツク信号は、(1/4)Tの持続時間を有するパ
ルスであり、ここでTとは、コード化された波形
における1ビツトセルの長さである。2つの取出
されたクロツク信号は、互いに(1/2)Tだけ位
相がずれていて、各ビツトセルにおける0T、(1/
4)T、(1/2)Tおよび(3/4)Tにおいて有効な
クロツク縁を与える。
二重周波数のコード化された遷移−事象を含む
入来波形は、それぞれ、たとえば(1/4)T、(1/
2)Tまたは(3/4)Tだけ遅延された、入来波形
の3つの遅延波形を発生するデイジタル遅延線か
らなる遅延線手段に直接供給される。入来する波
形における遷移は、遅延線の(1/4)T出力と入
来信号とを第1の排他的ORゲート手段によつて
比較し、これにより入来波形におけるレベルの
各々の遷移に対し(1/4)Tの持続時間の正のパ
ルスを与えることによつて検出される。第2の排
他的ORゲートは、(1/2)Tだけ遅延された入来
波形について同一の機能を果たすものであり、す
なわち第2の排他的ORゲートは、遅延線の(1/
2)Tおよび(3/4)T出力から入力を受ける。第
2の排他的ORゲートの出力は、それゆえに、第
1の排他的ORゲートの出力を(1/2)Tだけ遅
延したものと一致する。以上のように、第1およ
び第2の排他的ORゲートは、入来波形におへる
各遷移を検出して第1および第2の遷移波形を生
成する検出手段を構成する。
複合クロツクは、複合クロツク形成手段によつ
て、第1および第2の排他的ORゲートの出力を
ともにORゲートを処理することにより取出さ
れ、したがつてORゲートの出力は、ビツトセル
Tごとに2つのパルスを与えかつ、より特定的に
はビツトセルごとに、約(1/2)Tの間隔をあけ
られた2つの負へ進む遷移を確実に与える。OR
ゲートの出力に形成された複合クロツクは、トグ
ル手段を構成するフリツプフロツプをクロツクす
るのに用いられる。そのフリツプフロツプは、負
へ進む遷移によりトリガされるタイプのものであ
る。結果として、フリツプフロツプは、(1/2)T
ごとにクロツクされる。
フリツプフロツプの真値および偽値出力はその
後、第1および第2のNANDゲートの入力とし
て、それぞれ、第1および第2の排他的ORゲー
トの出力とともにゲート処理されて、第1および
第2のNANDゲートの出力にそれぞれ所望のク
ロツク信号を生じさせる。この第1のNANDゲ
ートの出力に生じるクロツク信号は、入来波形に
おける保証された遷移の各々の開始に一致する第
1のタイミング信号であり、この第2のNAND
ゲートの出力に生じるクロツク信号は、入来波形
における保証された遷移の各々の開始後(1/2)
Tで始まる第2のタイミング信号である。
【図面の簡単な説明】
第1図は、FMパルス−事象の波形としてコー
ド化されたデータを示す例である。
第2図は、2相遷移−事象の波形としてコード
化されたデータを示す例である。
第3図は、この発明のタイミング情報復元回路
の好ましい実施例の概略図である。
第4図は、入力波形と、第3図のタイミング情
報復元回路により発生された内部信号と、その回
路により復元されたクロツクとを示すタイミング
図である。
好ましい実施例の説明 第3図は、この発明の好ましい実施例において
用いられるタイミング情報復元回路、すなわちク
ロツク取出回路を示している。この図示された回
路は、入力S1として与えられた、2重周波数で
コード化された遷移−事象の波形から、タイミン
グ情報(信号)すなわち2つのクロツク信号S1
2,S13を抽出する。この発明の好ましい実施
例は、1MHzの周波数を有する波形を処理するよ
うに設計されている。しかしながら、当業者は、
この発明が、異なる周波数の波形を処理するため
容易に修正され得ること、および1MHzに等しい
かまたはそれ以上の周波数を有する波形に用いら
れるときに最も有益であろうということを理解す
るであろう。取出されたクロツクS12,S13
は、(1/4)Tの持続時間を有する負のパルスであ
り、ここでTとは、コード化された波形における
1ビツトセルの長さである(この好ましい実施例
においては、Tは1マイクロ秒である)。2つの
クロツクS12,S13は、互いに(1/2)Tだ
け位相がずれていて、各ビツトセルにおける0T、
(1/4)T、(1/2)Tおよび(3/4)Tにおいて有
効なクロツク縁を与えている。
好ましい実施例において用いられた基本的なタ
イミング素子は、3つのタツプS2,S3および
S4を有するデイジタル遅延線10である。この
デイジタル遅延線10は、入来波形に応答して入
来波形の遅延された波形を発生する遅延線手段と
して機能し、より特定的には、これらのタツプS
2,S3およびS4は、それぞれ、(1/4)T、
(1/2)Tおよび(3/4)Tの遅延のためのもので
ある。入来する波形S1は直接に遅延線10へ送
られる。この結果、遅延線10の出力において、
波形S1の3つの遅延されたものS2,S3およ
びS4を発生する。この発明の好ましい実施例に
おいては、(3/4)Tの、すなわち750ナノ秒の総
遅延を有する、テクニトロルTTLDL750Cデイジ
タル遅延線が、入力波形S1の周波数に対応して
利用される。
第4図を参照すると、保証された遷移の上に*
が付された形で入来波形S1が示されている。S
1における保証されない遷移は、不確定な間隔で
示される。なぜならば、保証されない遷移の正確
な位置は、先行する装置(この発明を各々利用し
た複数の装置からなる縦続構造を仮定する)にお
ける遅延線の特性により決定されるからである。
先行する装置からの出力波形の保証された遷移
は、取出されたクロツク信号S12のうちの1つ
の前縁により発生され得る。すなわち、このクロ
ツク信号S12は、入来された波形における保証
された遷移の各々の開始に一致する第1のタイミ
ング信号である。示されたように、この前縁は、
入来する波形の保証された遷移から直接取出され
る。このように、出力波形の保証された遷移は、
この装置内のタイミング素子10に何ら依存する
ことなく、入来する信号の保証された遷移から取
出される。それゆえに、この保証された遷移は、
これらの保証された遷移間の間隔が、一連の縦続
接続されたすべての装置を通して一定であるとい
う意味において、「正確」である。反対に、この
中央の(保証されない)遷移は、タイミング信号
S13から取出される。タイミング信号S13
は、遅延線10から出てくる信号から取出され
る。したがつて、その隣接する保証された遷移に
関して中央にある(保証されない)遷移の正確な
位置は、遅延線10のタイミングの許容限界によ
つて決定される不確定な間隔の影響を受けやす
い。この発明を含む装置が縦続接続されると仮定
すれば、入来する信号S1もまた、第4図に示さ
れるように、中央遷移の周辺に不確定な間隔を有
するであろう。
この発明の好ましい実施例(第3図)は、以下
の形式の集積回路を用いて実現される。
排他的ORゲート12,14−74LS86 ORゲート16−74LS32 フリツプフロツプ18(デユアルJ−K、負の
端縁でトリガされる)−74LS76 NANDゲート20,22−74LS00 しかしながら、当業者は、用いられた構成要素
における種々の置換が、この発明の精神を逸脱す
ることなしになされ得るであろうということを理
解するであろう。
このクロツク取出回路(タイミング情報復元回
路)の動作が以下に詳細に説明される。
上述したように、クロツク取出回路への入力波
形S1は、保証された遷移が*により識別され
る、二重周波数のコード化された遷移−事象の波
形S1(第4図)である。入来波形S1における
遷移は、遅延線手段として機能するデイジタル遅
延線10の第1のタツプの出力S2を入来波形S
1と比較することによつて、検出される。この比
較は、排他的ORゲート12により行なわれ、こ
のゲートの出力は、その入力の双方が同じである
ときは常にローであり、それらが異なるときはハ
イである。その結果生じた信号S5(第4図)
は、S1におけるレベルの各遷移ごとに、(1/4)
Tの持続時間を有する正のパルスを与える。S5
におけるこれらの正のパルスのいくつかは、“ぼ
やけた”(不確定な間隔を有する)ものである。
というのは、それらは、ぼやけた中央の遷移から
取出されたからである。別の排他的ORゲート1
4は、入来信号S1を(1/2)Tだけ遅延したも
のに関して類似した機能を行なう。すなわち、排
他的ORゲート12への入力S1,S2は、(1/
4)Tだけ位相がずれており、また排他的ORゲ
ート14への入力S3,S4も同様である。それ
ゆえに、排他的ORゲート14の出力S7は、排
他的ORゲート12の出力S5を(1/2)Tだけ
遅延したものと同一である。
排他的ORゲート12の出力S5は、入力波形
S1における各々の保証された遷移ごとに“完全
な”(すなわち、ぼやけていない)パルスを有し、
すなわち、S1におけるそれぞれの保証された遷
移から開始しかつ(1/4)Tだけ持続する完全な
パルスをビツトセルにつき1つ有する。S7は単
にS5を遅延したものであるから、S7は、それ
ぞれの保証された遅延の(1/2)T後に開始しか
つ(3/4)Tまで持続する完全なパルスをビツト
セルにつき1つ有する。すなわち、これら第1お
よび第2の排他的ORゲート12および14は、
入来波形S1における各遷移を検出して第1およ
び第2の遷移波形S5およびS7を生成するとい
う機能を有する検出手段に該当する。
取出させるべきクロツクは、S12およびS1
3である。クロツクパルスS12は、それぞれの
保証された遷移から開始する第1のタイミング信
号であつて(1/4)Tの持続時間を有する負のパ
ルスである。クロツクパルスS13は、それぞれ
の保証された遷移の(1/2)T後に開始する第2
のタイミング信号であつて(1/4)Tの持続時間
を有する負のパルスである。クロツクS12およ
びS13を取出すタスクを完了するために、完全
なパルスは、S5およびS7の波形から分離され
なければならない。この完全なパルスのみを分離
する手段、すなわち検出された遷移の中で保証さ
れた遷移の組を分離する手段は、ORゲート16
と、フリツプフロツプ18と、NANDゲート2
0および22とにより与えられる。ここで、電子
回路設計の分野の技術者にとつて周知であるよう
に、第4図の連続するパルス列S1の最初の保証
された遷移が生じたときに、端子Q(S9)は、
ハイであるような状態にフリツプフロツプ18は
置かれているものと仮定する。通常の動作(すな
わち、入来する波形S1が同期しておりかつS1
のノイズがない)においては、第4図に示すよう
に、フリツプフロツプ18は単に(1/2)Tごと
にトグルする(状態を変える)。この真値出力S
9および偽値出力S10はそれぞれ、NANDゲ
ート20および22を介してS5およびS7とゲ
ート処理されて、所望のクロツク信号S12およ
びS13を生じる。
フリツプフロツプ18が状態を変えるために
は、それがクロツクされなければならない。フリ
ツプフロツプ18は、そのクロツク入力の負の方
向へ進む遷移によつてトリガされる。フリツプフ
ロツプ18が、(1/2)Tごとに状態を変えるため
に、フリツプフロツプ18のための複合クロツク
は、複合クロツク形成手段として機能するORゲ
ート16によつてS5とS7とをORゲート処理
してS8(第4図)を発生することにより取出さ
れる。これらの信号S5,S7の各々は、ビツト
時間Tにつき少なくとも1つのパルスを有し、か
つS7は、S5を(1/2)Tだけ遅延したものと
同じである。さらに、もしもS5が第2のパルス
(ぼやけたパルス)を有するなら、それは、S7
における完全なパルスと重複し、逆もまた同様で
ある。それゆえに、複合クロツクS8は、ビツト
セルTにつき正確には2つのパルスを有してお
り、さらに特定的にS8は、ビツトセルTにつき
正確には2つの負へ進む遷移を有している。S8
におけるこれらの負へ進む遷移は、約(1/2)T
だけ間隔を隔てられ、それゆえにフリツプフロツ
プ18は、(1/2)Tごとにクロツクされる。すな
わち、フリツプフロツプ18は、複合クロツクに
おける単一方向に向う各遷移に応答して、ハイと
ローとの間で状態が変化するトグル手段に相当す
る。
フリツプフロツプ18の出力S9,S10は、
それぞれ、S12,S13の負のパルスと対応す
る、S5,S7の完全な(すなわち、ぼやけてい
ない)パルスを分離するために用いられるので、
クロツク信号S8のぼやけ方に対してはより細心
の注意が払われるべきである。S8は、S5およ
びS7の論理和である。S8は、S5およびS7
のいずれかがハイである限りは、ハイでなければ
ならない。第4図を参照すると、そして特にS7
のぼやけたパルスと一致してS5に生じる完全な
パルスの一例を参照すると、そのS7のパルス
が、S5のパルスの前または後に始まりかつS5
のパルスの前または後に終わることがわかるであ
ろう。さらには、当業者にとつて明らかなよう
に、S7のパルスのタイミングは、遅延線10か
ら出力されるS3およびS4に依存しており、こ
の遅延線10における遅延に関連したタイミング
の許容限界は、S8パルスが始まる前にS7パル
スを終わらせてしまうほどには大きくない。そこ
で上述のように、S7のぼやけたパルスに一致し
てS5の完全なパルスが発生している場合のS8
について見ると、S8はOR出力であるから、S
5がハイに進むより先にS8はハイになり(ゲー
ト伝搬遅延は無視する)、かつS5がローになる
時点よりも後でS8もローになる。このことは、
不確定な間隔の2等分化によつて第4図に図解さ
れている。この同じ論理は、S5のぼやけたパル
スと一致したS7の完全なパルスの場合にもあて
はまる。S7上に一致するパルスを有していな
い、S5に生じるすべてのパルス(逆もまた同様
に)は、完全なパルスでなければならない。とい
うのは、完全なパルスが、S5またはS7のいず
れかに(1/2)Tごとに生じるからである。
最後の段階の議論の意味するところは、S8の
負へ進む端縁は、常にS5またはS7のいずれか
の完全なパルスの終わりよりも早くには生じない
ということである。このように、フリツプフロツ
プ18は、S8の負へ進む端縁によりトリガされ
るので、フリツプフロツプ18は、S5またはS
7の完全なパルスの終端後に状態を変える。フリ
ツプフロツプ18の出力S9およびS10は、S
5およびS7上の完全なパルスを分離するために
用いられるので、S5またはS7からの完全なパ
ルスが、それぞれ、S7またはS5から次の完全
なパルスを選択するためにフリツプフロツプ18
が状態を変える前に、NANDゲート20または
22を介して通過させられるということを意味す
る。さらに、同じ論理により、S8の負の端縁
は、S5またはS7のぼやけたパルスの終わりよ
り後に生じ、したがつてフリツプフロツプ18
は、S5のパルスの終わりまたはS7のパルスの
終わりの遅い方において状態を変える。結局、フ
リツプフロツプ18が、NANDゲート20より
もむしろNANDゲート22を能動化するために、
逆もまた同様であるが、状態を変えるとき、S5
またはS7上にパルスの後縁がNANDゲート2
0またはNANDゲート22を介してそれぞれ与
えられないであろうことが保証される。
この発明の好ましい実施例を示し、かつ説明し
たが、当業者は形態および細部において多種の省
略、置換および変更がこの発明の精神を逸脱する
ことなしになされ得ることを理解しよう。それゆ
えに、以下の請求の範囲に示されるようにのみ限
定されることを意図する。
JP56500018A 1979-10-19 1980-10-14 Expired JPH0157854B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/086,268 US4313206A (en) 1979-10-19 1979-10-19 Clock derivation circuit for double frequency encoded serial digital data

Publications (2)

Publication Number Publication Date
JPS56501469A JPS56501469A (ja) 1981-10-08
JPH0157854B2 true JPH0157854B2 (ja) 1989-12-07

Family

ID=22197420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56500018A Expired JPH0157854B2 (ja) 1979-10-19 1980-10-14

Country Status (5)

Country Link
US (1) US4313206A (ja)
EP (1) EP0044311B1 (ja)
JP (1) JPH0157854B2 (ja)
DE (1) DE3071038D1 (ja)
WO (1) WO1981001225A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4320525A (en) * 1979-10-29 1982-03-16 Burroughs Corporation Self synchronizing clock derivation circuit for double frequency encoded digital data
US4355398A (en) * 1980-12-17 1982-10-19 Ncr Corporation Real time clock recovery circuit
US4379265A (en) * 1981-05-26 1983-04-05 Burroughs Corporation Dual clocking time delay generation circuit
DE3311677A1 (de) * 1983-03-30 1984-10-04 Siemens AG, 1000 Berlin und 8000 München Vorrichtung zur rueckgewinnung eines taktes aus einer signalfolge
US4567604A (en) * 1983-08-29 1986-01-28 At&T Teletype Corporation Biphase signal receiver
JPS60145745A (ja) * 1984-01-09 1985-08-01 Nec Corp バイフェーズ符号クロック抽出回路
NL8401629A (nl) * 1984-05-22 1985-12-16 Philips Nv Elektrische schakeling met een faseregelkring.
US4805197A (en) * 1986-12-18 1989-02-14 Lecroy Corporation Method and apparatus for recovering clock information from a received digital signal and for synchronizing that signal
US4864588A (en) * 1987-02-11 1989-09-05 Hillier Technologies Limited Partnership Remote control system, components and methods
US4851995A (en) * 1987-06-19 1989-07-25 International Business Machines Corporation Programmable variable-cycle clock circuit for skew-tolerant array processor architecture
US4809301A (en) * 1987-11-25 1989-02-28 The United States Of America As Represented By The Secretary Of The Air Force Detection apparatus for bi-phase signals
US4868569A (en) * 1987-12-15 1989-09-19 Schlumberger Well Services Biphase digital look-ahead demodulating method and apparatus
GB8804811D0 (en) * 1988-03-01 1988-03-30 Shaye Communications Ltd Waveform encoder/decoder
JPH02107035A (ja) * 1988-10-17 1990-04-19 Omron Tateisi Electron Co 符号化パルスのタイミング再生方式
US5023891A (en) * 1989-07-25 1991-06-11 Sf2 Corporation Method and circuit for decoding a Manchester code signal
US4992790A (en) * 1989-09-19 1991-02-12 Schlumberger Technology Corporation Digital phase-locked loop biphase demodulating method and apparatus
US5162791A (en) * 1989-10-02 1992-11-10 Codenoll Technology Corporation Collision detection using code rule violations of the manchester code
US5524109A (en) * 1991-06-20 1996-06-04 Bay Networks, Incorporated Token ring concentrator having retiming function
DE10121855A1 (de) * 2001-05-04 2003-02-13 Atmel Germany Gmbh Verfahren zur Übertragung von Daten
TWI257482B (en) * 2004-12-15 2006-07-01 Spirox Corp Method and apparatus for measuring jitter of signal

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271750A (en) * 1962-12-13 1966-09-06 Ibm Binary data detecting system
US3271742A (en) * 1963-11-06 1966-09-06 Ibm Demodulation system
US3405391A (en) * 1964-12-21 1968-10-08 Ibm Double frequency detection system
US3480869A (en) * 1966-12-27 1969-11-25 Bell Telephone Labor Inc Timing recovery circuit for use in frequency-modulated,differentially coherent phase modulation (fm-dpm) communication system
US3611158A (en) * 1969-11-12 1971-10-05 Collins Radio Co Signal pulse trigger-gating edge jitter rejection circuit
US4010323A (en) * 1975-10-29 1977-03-01 Bell Telephone Laboratories, Incorporated Digital timing recovery
US4019149A (en) * 1976-01-16 1977-04-19 Bell Telephone Laboratories, Incorporated Correlative data demodulator
US4185273A (en) * 1977-07-27 1980-01-22 The United States Of America As Represented By The Secretary Of The Navy Data rate adaptive control device for Manchester code decoders
US4234897A (en) * 1978-10-05 1980-11-18 Ampex Corporation DC Free encoding for data transmission

Also Published As

Publication number Publication date
DE3071038D1 (en) 1985-10-03
WO1981001225A1 (en) 1981-04-30
EP0044311A4 (en) 1982-04-29
US4313206A (en) 1982-01-26
JPS56501469A (ja) 1981-10-08
EP0044311A1 (en) 1982-01-27
EP0044311B1 (en) 1985-08-28

Similar Documents

Publication Publication Date Title
EP0045749B1 (en) Selfsynchronizing clock derivation circuit for double frequency encoded digital data
JPH0157854B2 (ja)
JPH057908B2 (ja)
US4232388A (en) Method and means for encoding and decoding digital data
US4204199A (en) Method and means for encoding and decoding digital data
EP0613602A1 (en) METHOD AND DEVICE FOR DECODING MANCHESTER-ENCODED DATA.
US4714892A (en) Differential phase shift keying demodulator
JPH0314251B2 (ja)
US4547764A (en) Pulse width decoder for double frequency encoded serial data
JP2539372B2 (ja) 位相変調信号復調方式
US3696401A (en) Digital data decoder with data rate recovery
JP3296350B2 (ja) 位相検出回路
US4694257A (en) Phase-coherent demodulation clock and data recovery
US4809301A (en) Detection apparatus for bi-phase signals
US5046073A (en) Signal processing apparatus for recovering a clock signal and a data signal from an encoded information signal
US4547738A (en) Phase shift demodulator
JP2508502B2 (ja) 復調回路
US4417286A (en) Data window expander circuit in a data recovery system
JPH1168861A (ja) 同時双方向送受信方法および同時双方向送受信回路
JPS5949745B2 (ja) クロック選択方式
JP3440666B2 (ja) クロック抽出回路及び復号化回路
JPS5853257A (ja) デイジタルデ−タ受信回路
JPS5856212A (ja) デ−タ同期回路
JPS6217308B2 (ja)
JP2003018139A (ja) クロック再生回路