JPS60145745A - バイフェーズ符号クロック抽出回路 - Google Patents
バイフェーズ符号クロック抽出回路Info
- Publication number
- JPS60145745A JPS60145745A JP59001634A JP163484A JPS60145745A JP S60145745 A JPS60145745 A JP S60145745A JP 59001634 A JP59001634 A JP 59001634A JP 163484 A JP163484 A JP 163484A JP S60145745 A JPS60145745 A JP S60145745A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- input signal
- phase
- sign change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/0066—Detection of the synchronisation error by features other than the received signal transition detection of error based on transmission code rule
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、バイフェーズ符号を用いたディジタル伝送方
式において、受信信号系列からクロック信号を抽出する
ための方式および回路に関するものである。
式において、受信信号系列からクロック信号を抽出する
ための方式および回路に関するものである。
（従来技術とその問題点）
バイフェーズ符号（あるいはマンチェスタ符号とも呼ば
れる）は、（１）その符号系列自体に直流成分が無いた
め低域遮断特性をもった伝送路を用いでも誤りのない符
号伝送ができる、（１１）符号化・復号化がきわめて簡
単である、等の利点を有しているため、データ伝送を中
心に広く使用されている。第１図はバイフェーズ符号の
変換則を示したもので、原デ−タ系列をクロック周波数
ｆ。のＮＲＺ（ｎｏｎ −ｒｅｔｕｒｎ −ｔｏ −ｚ
ｅｒｏ ）パルスで表わす走き、この原データ系列の′
ｌ“をクロック周波数２ｆｏのＮ几２パルス″″１０“
に、又原データ系列のゝ０“をクロック周波数２ｆｏの
Ｎ）ＬＺパルス’０１”に変換するものである（もちろ
ん逆に″１“→％Ｑｌ／／。
れる）は、（１）その符号系列自体に直流成分が無いた
め低域遮断特性をもった伝送路を用いでも誤りのない符
号伝送ができる、（１１）符号化・復号化がきわめて簡
単である、等の利点を有しているため、データ伝送を中
心に広く使用されている。第１図はバイフェーズ符号の
変換則を示したもので、原デ−タ系列をクロック周波数
ｆ。のＮＲＺ（ｎｏｎ −ｒｅｔｕｒｎ −ｔｏ −ｚ
ｅｒｏ ）パルスで表わす走き、この原データ系列の′
ｌ“をクロック周波数２ｆｏのＮ几２パルス″″１０“
に、又原データ系列のゝ０“をクロック周波数２ｆｏの
Ｎ）ＬＺパルス’０１”に変換するものである（もちろ
ん逆に″１“→％Ｑｌ／／。
′″０“→″ｌＯ“と対応づけても同じである）。第２
図は原データ系列をこの符号則により符号化した場合の
一例を示す。
図は原データ系列をこの符号則により符号化した場合の
一例を示す。
第３図は２値Ｎ）ＬＺ符号をバイフェーズ符号化する回
路の一例を示したもので、３０１はＮＲＺ符号人力３０
２とクロック信号（周波数ｆｏ）３ｏ３の排他的論理和
をとる排他的論理和回路である。２つの入力信号３０２
，３０３の位相関係を適切に選ぶことにより、排他的論
理和回路３０１の出力信号３０４としてバイフェーズ符
号化された信号が得られる。
路の一例を示したもので、３０１はＮＲＺ符号人力３０
２とクロック信号（周波数ｆｏ）３ｏ３の排他的論理和
をとる排他的論理和回路である。２つの入力信号３０２
，３０３の位相関係を適切に選ぶことにより、排他的論
理和回路３０１の出力信号３０４としてバイフェーズ符
号化された信号が得られる。
フリップフロップ回路３０６は出力信号３０４を整形す
るためのもので、周波数てい倍回路３０７によって２倍
の周波数２ｆ０にてい倍されたクロック信号３０８によ
り駆動され、最終的なバイフェーズ符号出力３０５が得
られる。
るためのもので、周波数てい倍回路３０７によって２倍
の周波数２ｆ０にてい倍されたクロック信号３０８によ
り駆動され、最終的なバイフェーズ符号出力３０５が得
られる。
第４図はバイフェーズ符号を元のＮｆ’ＬＺ符号に変換
する復号回路の一例である。４０１はフリップフロップ
回路であり、これにバイフェーズ符号化された入力信号
４０２と周波数ｆ０のクロ、ンク信号４０３とを適切な
位相関係で加えれば、出力信号４０４として元のＮｆＬ
Ｚ符号に復号された信号が得られる。
する復号回路の一例である。４０１はフリップフロップ
回路であり、これにバイフェーズ符号化された入力信号
４０２と周波数ｆ０のクロ、ンク信号４０３とを適切な
位相関係で加えれば、出力信号４０４として元のＮｆＬ
Ｚ符号に復号された信号が得られる。
第３図、第４図の側力）ら明らかなように、バイフェー
ズ符号の符号化、復号化はきわめて簡単な回路で実現で
きる。なお、第２図の原データとバイフェーズ符号の対
応関係かられかるように、第４図の復号回路においてク
ロック入力の位相が１８０″ずれると、復号された出力
４０４の極性が完全に反転する。このような不都合を避
けるためには、バイフェーズ符号化する前の２値Ｎ１（
Ｚ符号（第３図の３ｏｚ）をあらかじめ差動符号化して
おき、バイフェーズ復号化された信号（第４図４０４）
を逆に差動復号化すればよい。
ズ符号の符号化、復号化はきわめて簡単な回路で実現で
きる。なお、第２図の原データとバイフェーズ符号の対
応関係かられかるように、第４図の復号回路においてク
ロック入力の位相が１８０″ずれると、復号された出力
４０４の極性が完全に反転する。このような不都合を避
けるためには、バイフェーズ符号化する前の２値Ｎ１（
Ｚ符号（第３図の３ｏｚ）をあらかじめ差動符号化して
おき、バイフェーズ復号化された信号（第４図４０４）
を逆に差動復号化すればよい。
第４図の復号回路の列でもわかるように、バイフェーズ
符号を元のＮ凡Ｚ符号に戻すためにはクロック信号が必
要である。データ伝送システムにおいては、第３図のよ
うな符号化回路は送信装置の中に、又第４図のような復
号回路は受信装置の中に置かれ、送信装置と受信装置は
伝送路によって長距離を距でて置かれるのが普通である
。このためデータ信号とタロツク信号を別々に伝送する
よりも、テ′−タ信号だけを伝送し、そのデータ信号自
身からクロック信号を抽出する方式をとるのが望才しい
。本発明はこのようなりロック抽出に関する１ｉｖｒ現
な方式および回路を提供するものである。
符号を元のＮ凡Ｚ符号に戻すためにはクロック信号が必
要である。データ伝送システムにおいては、第３図のよ
うな符号化回路は送信装置の中に、又第４図のような復
号回路は受信装置の中に置かれ、送信装置と受信装置は
伝送路によって長距離を距でて置かれるのが普通である
。このためデータ信号とタロツク信号を別々に伝送する
よりも、テ′−タ信号だけを伝送し、そのデータ信号自
身からクロック信号を抽出する方式をとるのが望才しい
。本発明はこのようなりロック抽出に関する１ｉｖｒ現
な方式および回路を提供するものである。
バイフェーズ符号からのクロック信号抽出方式として公
知なものに、１９８２年９月２日 に公開されたＰＣＴ
出願第ＷＯ３２１０２９８５号に記載された方法がある
。これは第５図に示したように、バイフェーズ符号化さ
れた入力信号５０１をフリップフロップ回路５０２でＮ
几２符号に一旦僕号し、この復号出力５０３と抽出クロ
ック信号５０４を排他的論理和回路５０５に加えて再び
バイフェーズ符号５０６を得る。このバイフェーズ符号
５０６の位相は抽出クロック５０４の位相に応じて変化
するので、バイフェーズ符号５０６の位相と入カバイフ
ェーズ付号５０１の位相差を位相比較器５０７で検出し
、その出力信号を低域通過フィルタ５０８に通した説に
紙圧制御発振器５０９に加える。これによって位相同期
ループが形成され、亀圧制呻発Ｇａ３ｏ９の出力として
クロック信号５０４が得られる。位相比Ｍ器５０７、低
域通過フィルタ５０８ 、 酊圧制呻発振器５０９はい
わゆる位相同期発１ｉｓｔｏを構成している。
知なものに、１９８２年９月２日 に公開されたＰＣＴ
出願第ＷＯ３２１０２９８５号に記載された方法がある
。これは第５図に示したように、バイフェーズ符号化さ
れた入力信号５０１をフリップフロップ回路５０２でＮ
几２符号に一旦僕号し、この復号出力５０３と抽出クロ
ック信号５０４を排他的論理和回路５０５に加えて再び
バイフェーズ符号５０６を得る。このバイフェーズ符号
５０６の位相は抽出クロック５０４の位相に応じて変化
するので、バイフェーズ符号５０６の位相と入カバイフ
ェーズ付号５０１の位相差を位相比較器５０７で検出し
、その出力信号を低域通過フィルタ５０８に通した説に
紙圧制御発振器５０９に加える。これによって位相同期
ループが形成され、亀圧制呻発Ｇａ３ｏ９の出力として
クロック信号５０４が得られる。位相比Ｍ器５０７、低
域通過フィルタ５０８ 、 酊圧制呻発振器５０９はい
わゆる位相同期発１ｉｓｔｏを構成している。
この方法はバイフェーズ復号とタイミング抽出を同時に
行なえるという利点を有しているが、反面、抽出したり
ロック（第５図５０４）で入力バイフェーズ符号（同５
０１）を識別判定するという。
行なえるという利点を有しているが、反面、抽出したり
ロック（第５図５０４）で入力バイフェーズ符号（同５
０１）を識別判定するという。
いわゆる判定帰還形の構成になっているため、初期動作
時（たとえば電源投入時）や伝送路誤りの多発時に、位
相同期がはずれたり、引込み不可能になったりして安定
なりロック抽出ができない場合がある、という欠点があ
った。゛ （発明の目的） 本発明は従来のクロック抽出方式のこのような欠点に鑑
みてなされたもので、簡易な方式により常に安定なりロ
ック抽出を行なわしめることを目的とし、ている。
時（たとえば電源投入時）や伝送路誤りの多発時に、位
相同期がはずれたり、引込み不可能になったりして安定
なりロック抽出ができない場合がある、という欠点があ
った。゛ （発明の目的） 本発明は従来のクロック抽出方式のこのような欠点に鑑
みてなされたもので、簡易な方式により常に安定なりロ
ック抽出を行なわしめることを目的とし、ている。
（発明の構成）
本発明によれば、バイフェーズ符号化された入力信号の
符号変化時点を検出することにより、この符号変化時点
で２値の゛状態が交互に反転するような変化点検出信号
を作り、この変化点検出信号と前記バイフェーズ符号化
された入力信号との排他的論理和をとることにより、ク
ロック信号を抽出することを特徴とする、パイフェース
符号クロック抽出方式が得られる。
符号変化時点を検出することにより、この符号変化時点
で２値の゛状態が交互に反転するような変化点検出信号
を作り、この変化点検出信号と前記バイフェーズ符号化
された入力信号との排他的論理和をとることにより、ク
ロック信号を抽出することを特徴とする、パイフェース
符号クロック抽出方式が得られる。
また、本発明によれば、ノ々イフェーズ符号化された入
力信号の１１“→１０“の符号変化を検出する第１の符
号変化検出回路と、前記バイフェーズ符号化された入力
信号の′Ｏ“→１１“の符号変化を検出する第２の符号
変化検出回路と、前記Ｍｌｊ６よび第２の符号変化検出
回路の一方の出力信号をセット人力信号とし、他方の出
力信号をリセット入力信号とするセット・リセット形フ
リップフロップ回路と、このセット・リセット形フリッ
プフロップ回路の出力信号と前記バイフェーズ符号化さ
れた入力信号とを入力し排他的論理和演算を行なう排他
的論理和回路とを含んで成るバイフェーズ符号クロック
抽出回路が得られる。
力信号の１１“→１０“の符号変化を検出する第１の符
号変化検出回路と、前記バイフェーズ符号化された入力
信号の′Ｏ“→１１“の符号変化を検出する第２の符号
変化検出回路と、前記Ｍｌｊ６よび第２の符号変化検出
回路の一方の出力信号をセット人力信号とし、他方の出
力信号をリセット入力信号とするセット・リセット形フ
リップフロップ回路と、このセット・リセット形フリッ
プフロップ回路の出力信号と前記バイフェーズ符号化さ
れた入力信号とを入力し排他的論理和演算を行なう排他
的論理和回路とを含んで成るバイフェーズ符号クロック
抽出回路が得られる。
さらに、本発明によれば、バイフェーズ符号化された入
力信号の符号変化時点を検出する符号変化検出回路と、
この符号変化検出回路の出力信号を人力信号とするバイ
ナリカウンタと、このバイナリカウンタの出力信号と前
記バイフェーズ符号化された入力信号とを入力し排他的
論理和演算を行なう排他的論理和回路とを含んで成るバ
イフェーズ符号クロック抽出回路が得られる。
力信号の符号変化時点を検出する符号変化検出回路と、
この符号変化検出回路の出力信号を人力信号とするバイ
ナリカウンタと、このバイナリカウンタの出力信号と前
記バイフェーズ符号化された入力信号とを入力し排他的
論理和演算を行なう排他的論理和回路とを含んで成るバ
イフェーズ符号クロック抽出回路が得られる。
（発明の原理）
以下、図面を参照して本発明の原理を説萌する。
第６図は本発明のクロック抽出方式の原理を説明する図
である。同図において（ａｌはバイフェーズ符号化され
た入力信号であり、第２図に例示したのと同じ符号系列
を示しである。この系列の符号変化時点は６０１，６０
２，６０３，６０４等で示した時点であるから、この時
点を検出して２値の状態が交互に反転するような変化点
検出信号を作れば同図（ｂ）のようになる。この信号と
（ａ）の入力信号との排他的論理和をとれば、同図ｆｃ
）に示したようなりロック信号が得られる。なお、変化
点検出信号としては同図＋ｂ＋の信号の極性を反転した
もの、すなわち同図（ｄｊのような信号であってもよい
。この場合は、入力信号との排他的論理和をとった結果
のクロック信号として、同図ｔｅｌの波形が得られる。
である。同図において（ａｌはバイフェーズ符号化され
た入力信号であり、第２図に例示したのと同じ符号系列
を示しである。この系列の符号変化時点は６０１，６０
２，６０３，６０４等で示した時点であるから、この時
点を検出して２値の状態が交互に反転するような変化点
検出信号を作れば同図（ｂ）のようになる。この信号と
（ａ）の入力信号との排他的論理和をとれば、同図ｆｃ
）に示したようなりロック信号が得られる。なお、変化
点検出信号としては同図＋ｂ＋の信号の極性を反転した
もの、すなわち同図（ｄｊのような信号であってもよい
。この場合は、入力信号との排他的論理和をとった結果
のクロック信号として、同図ｔｅｌの波形が得られる。
これは同図ｔｅｌのクロック信号の極性を反転したもの
（あるいは位相を１８０°ずらしたもの）となっている
。このように、動作の初期状態によって抽出クロック信
号に２種類の位相状態が存在しうるが、前述したように
、バイフェーズ符号化する前のデータ信号をあらかじめ
差動化しておくことにより、このようなりロック信号極
性の不確定性があっても、誤りなく原データを再生する
ことができる。
（あるいは位相を１８０°ずらしたもの）となっている
。このように、動作の初期状態によって抽出クロック信
号に２種類の位相状態が存在しうるが、前述したように
、バイフェーズ符号化する前のデータ信号をあらかじめ
差動化しておくことにより、このようなりロック信号極
性の不確定性があっても、誤りなく原データを再生する
ことができる。
このように本発明の方式はきわめて簡単であり、しかも
判定帰還ループを有さないので、初期動作時や伝送路状
態が悪い時でも常に安定に動作する。
判定帰還ループを有さないので、初期動作時や伝送路状
態が悪い時でも常に安定に動作する。
なお本方式は簡単な論理操作のみで実現するため、デー
タ伝送速度がきわめて速い場合や、伝送路特性の影響で
入力波形の歪が大きい場合には、抽出タイミング波形に
も歪やジッタが生じる可能性がある。このような場合に
は、抽出したタイミング信号を位相同期発振器に加える
ことにより、ジッタや波形歪を除去できる。この場合、
第５図のような従来例と異なり、位相同期発振器はタイ
ミング抽出回路の出力に完全に従続接続されているため
、動作が不安定になることはない。
タ伝送速度がきわめて速い場合や、伝送路特性の影響で
入力波形の歪が大きい場合には、抽出タイミング波形に
も歪やジッタが生じる可能性がある。このような場合に
は、抽出したタイミング信号を位相同期発振器に加える
ことにより、ジッタや波形歪を除去できる。この場合、
第５図のような従来例と異なり、位相同期発振器はタイ
ミング抽出回路の出力に完全に従続接続されているため
、動作が不安定になることはない。
（実施例）
第７図は本発明のクロック抽出方式を具現する回路の構
成を示す。同図において７０１はパイフェーズ符号化さ
れた入力信号７０２の１１“→′０“の符号変化を検出
する第１の符号変化検出回路、７０３は前記パイフェー
ズ符号化された入力信号７０２の′０″→１１“の符号
変化を検出する第２の符号変化検出回路、７０６は前記
第１および第２の符号変化検出回路７０１，７０３の一
方の出力信号（たとえば７０４）をセット入力信号とし
、他方の出力信号（たとえば７０５）をリセット入力信
号とするセット・リセット形フリップフロップ回路、７
０８はこのセット・リセット形フリ、プフロップ回路の
出力信号７０７と前記パイフェーズ符号化された入力信
号とを入力し排他的論理和演算を行なう排他的論理和回
路をそれぞれ示す、いま入力信号７０２が第８図ｔａｌ
に示したように第６図（ａｌと同じ信号であるとする時
、第７図の第１および第２の符号変化検出回路の出力信
号７０４．．７０５はそれぞれ第８図（ｂ）。
成を示す。同図において７０１はパイフェーズ符号化さ
れた入力信号７０２の１１“→′０“の符号変化を検出
する第１の符号変化検出回路、７０３は前記パイフェー
ズ符号化された入力信号７０２の′０″→１１“の符号
変化を検出する第２の符号変化検出回路、７０６は前記
第１および第２の符号変化検出回路７０１，７０３の一
方の出力信号（たとえば７０４）をセット入力信号とし
、他方の出力信号（たとえば７０５）をリセット入力信
号とするセット・リセット形フリップフロップ回路、７
０８はこのセット・リセット形フリ、プフロップ回路の
出力信号７０７と前記パイフェーズ符号化された入力信
号とを入力し排他的論理和演算を行なう排他的論理和回
路をそれぞれ示す、いま入力信号７０２が第８図ｔａｌ
に示したように第６図（ａｌと同じ信号であるとする時
、第７図の第１および第２の符号変化検出回路の出力信
号７０４．．７０５はそれぞれ第８図（ｂ）。
ｔｃ＞のようになる。従ってセット・リセット型フリッ
プフロップ回路の出力信号７０７は同図（（ｌのように
なる。これは第６図（（ｌの信号と同じであるから、排
他的論理和回路７０８の出力信号７０９として、第６図
（ｅｌと同様、第８図（６）に示すようなりロック信号
が得られる。なお第７図７０１，７０２の符号変化検出
回路は、たとえば第９図９０１，９１Ｊ２のような開単
な回路で構成できる。同図において９０３はインバータ
、９０４および９０５は遅延時間Ｔ／２ （Ｔ＝ １／
ｆＯ）の遅延回路、９０６および９０７は論理積回路で
ある。
プフロップ回路の出力信号７０７は同図（（ｌのように
なる。これは第６図（（ｌの信号と同じであるから、排
他的論理和回路７０８の出力信号７０９として、第６図
（ｅｌと同様、第８図（６）に示すようなりロック信号
が得られる。なお第７図７０１，７０２の符号変化検出
回路は、たとえば第９図９０１，９１Ｊ２のような開単
な回路で構成できる。同図において９０３はインバータ
、９０４および９０５は遅延時間Ｔ／２ （Ｔ＝ １／
ｆＯ）の遅延回路、９０６および９０７は論理積回路で
ある。
同図において入力端子９０８にバイフェーズ信号を加え
れば、出力点９０９，９１０にはそれぞれ第７図７０４
．７０５に相当する出力信号が得られる。
れば、出力点９０９，９１０にはそれぞれ第７図７０４
．７０５に相当する出力信号が得られる。
このように本発明の回路によれば、藺単な構成により常
に安定な動作を行なうパイフェーズ符号クロック抽出回
路が得られる。なお本発明の回路は第７図および第９図
に示すように論理回路素子のみで構成することができる
ので、論理回路が理想に近い動作をするような比較的低
速領域で使用する場合には、第７図の基本構成のみで充
分使用に供することができる。しかし、論理回路の動作
不全（ジッタや波形劣化など）、が無視できないような
扁速領域での動作時や、論理回路は理想的であっても入
力バイフェーズ信号自体が伝送路によって大きな波形歪
を受けている場合には、第７図の回路の出力信号７０９
として、もはやシックのないクロック信号が得られなく
なる。このような場合には、たとえば第１０図に示すよ
うな、良く知られた位相同期回路１００５を第７図の回
路のうしろに継続接続することにより、その出力信号１
００１としてジッタのない良好なりロック信号を得るこ
とができる。この場合位相同期回路の帰還ループはクロ
ック抽出回路と独立しているので、動作は常に安定であ
る。第１θ図において１００２は位相比較器、１００３
は低域通過フィルタ、１００４は電圧制御＠振器をそれ
ぞれ示す。
に安定な動作を行なうパイフェーズ符号クロック抽出回
路が得られる。なお本発明の回路は第７図および第９図
に示すように論理回路素子のみで構成することができる
ので、論理回路が理想に近い動作をするような比較的低
速領域で使用する場合には、第７図の基本構成のみで充
分使用に供することができる。しかし、論理回路の動作
不全（ジッタや波形劣化など）、が無視できないような
扁速領域での動作時や、論理回路は理想的であっても入
力バイフェーズ信号自体が伝送路によって大きな波形歪
を受けている場合には、第７図の回路の出力信号７０９
として、もはやシックのないクロック信号が得られなく
なる。このような場合には、たとえば第１０図に示すよ
うな、良く知られた位相同期回路１００５を第７図の回
路のうしろに継続接続することにより、その出力信号１
００１としてジッタのない良好なりロック信号を得るこ
とができる。この場合位相同期回路の帰還ループはクロ
ック抽出回路と独立しているので、動作は常に安定であ
る。第１θ図において１００２は位相比較器、１００３
は低域通過フィルタ、１００４は電圧制御＠振器をそれ
ぞれ示す。
なお、第１０図のような位相同期回路のかわりに、中心
周波数がｆ。であるような高選択度の狭帯域フィルタ（
たとえばＬｃフィルタ、壁側共振器、弾性表面波フィル
タなど）を用いて、ジッタを除去し良好なりロック信号
を得ることもできる。
周波数がｆ。であるような高選択度の狭帯域フィルタ（
たとえばＬｃフィルタ、壁側共振器、弾性表面波フィル
タなど）を用いて、ジッタを除去し良好なりロック信号
を得ることもできる。
第１１図は本発明のクロック抽出方式を具現する曲の回
路の構成を示す。同図において１１０１はパイフェーズ
符号化された入力信号１１０２の符号変化時点を検出す
る符号変化検出回路、１１０３はこの符号変化検出回路
の出力信号１１０４を人力信号とするバイナリカウンタ
、１１０５はこのバイナリカウンタの出力信号１１０６
と前記パイフェーズ符号化された入力信号１１０２とを
入力し排他的論理和演算を行なう排他的論理）口回路を
それぞれ示ｒ０バイナリカウンタ１１０３はたとえは同
図に示したように、遅延形フリップフロップ回路のＱ出
刃を９人力に帰還し、Ｃ入力として信号を加んることに
より容易に得られる。ｔだ符号変化検出回路１１０１は
、たとんば第１２図に示したように、第９図の回路の２
つの出力点９０９，９１０に論理オロ回路１２０１を接
続することにより、容易に・４られΦ。
路の構成を示す。同図において１１０１はパイフェーズ
符号化された入力信号１１０２の符号変化時点を検出す
る符号変化検出回路、１１０３はこの符号変化検出回路
の出力信号１１０４を人力信号とするバイナリカウンタ
、１１０５はこのバイナリカウンタの出力信号１１０６
と前記パイフェーズ符号化された入力信号１１０２とを
入力し排他的論理和演算を行なう排他的論理）口回路を
それぞれ示ｒ０バイナリカウンタ１１０３はたとえは同
図に示したように、遅延形フリップフロップ回路のＱ出
刃を９人力に帰還し、Ｃ入力として信号を加んることに
より容易に得られる。ｔだ符号変化検出回路１１０１は
、たとんば第１２図に示したように、第９図の回路の２
つの出力点９０９，９１０に論理オロ回路１２０１を接
続することにより、容易に・４られΦ。
第１３図は、第１１図の回路の動作を説明するのであり
、入力信号１１０２としては同図ｔａｌに示すように第
６図＋ａｌあるいは第８図（ａ）と全く同じものを例に
とって示す。このとき、符号検出回路１１０１の出力信
号１１０４は、第１２図に示すように′１“→″″０“
の符号変化検出回路の出力と１０“→ゝ１“の符号変化
検出回路の出力の論理和をとったもの、すなわち第８図
の波形（ｂｌとｔｃ）の論理和をとりだものであるから
、第１３図１ｂ＋のような波形となる。従ってこのよう
な信号を第１１図のバイナリカウンタ１１０３に加えた
時の出力信号１１０６は第１３図（Ｃ１のようになる。
、入力信号１１０２としては同図ｔａｌに示すように第
６図＋ａｌあるいは第８図（ａ）と全く同じものを例に
とって示す。このとき、符号検出回路１１０１の出力信
号１１０４は、第１２図に示すように′１“→″″０“
の符号変化検出回路の出力と１０“→ゝ１“の符号変化
検出回路の出力の論理和をとったもの、すなわち第８図
の波形（ｂｌとｔｃ）の論理和をとりだものであるから
、第１３図１ｂ＋のような波形となる。従ってこのよう
な信号を第１１図のバイナリカウンタ１１０３に加えた
時の出力信号１１０６は第１３図（Ｃ１のようになる。
これは第８図（ｄ、ｌの波形と全く同じであるから、入
力バイフェーズ符号と排他的論理和をとった後の出力信
号として、第８図ｔｅｌと同様、第１３図＋ｄ）のクロ
ック信号出力が得られる。このように第１１図に示した
回路によっても、第７図に示した回路と同様にきわめて
簡単な構成により、常に安定にバイフェーズ符号からク
ロック信号を抽出することができる。本回路のうしろに
位相同期回路や各種の狭帯域フィルタを接続すれば、ジ
ッタのほとんどないさらに良好なりロック信号が得られ
ることも、第７図の回路の場合と全く同様である。
力バイフェーズ符号と排他的論理和をとった後の出力信
号として、第８図ｔｅｌと同様、第１３図＋ｄ）のクロ
ック信号出力が得られる。このように第１１図に示した
回路によっても、第７図に示した回路と同様にきわめて
簡単な構成により、常に安定にバイフェーズ符号からク
ロック信号を抽出することができる。本回路のうしろに
位相同期回路や各種の狭帯域フィルタを接続すれば、ジ
ッタのほとんどないさらに良好なりロック信号が得られ
ることも、第７図の回路の場合と全く同様である。
なお、ｇ７図、第１１図いずれの回路の場合でも、フリ
ップフロップ回路（第７図７０６または第１１図１１０
３ ）の初期状態によして、第６図で説明したようにク
ロック信号の位相に２つの状態が存在する（たとえば動
作中に一旦電源を切り再度投入したような場合、電源切
断の前と後とでクロック信号の位相が１８０°変わるこ
とがある）。しかし前述したように、バイフェーズ符号
をあらかじめ差動符号化しておくことにより、このよう
なりロック位相反転に伴なう不都合（識別後のデータ極
性が完全に反転するため出力データがすべて誤りになる
）を避けることができる。
ップフロップ回路（第７図７０６または第１１図１１０
３ ）の初期状態によして、第６図で説明したようにク
ロック信号の位相に２つの状態が存在する（たとえば動
作中に一旦電源を切り再度投入したような場合、電源切
断の前と後とでクロック信号の位相が１８０°変わるこ
とがある）。しかし前述したように、バイフェーズ符号
をあらかじめ差動符号化しておくことにより、このよう
なりロック位相反転に伴なう不都合（識別後のデータ極
性が完全に反転するため出力データがすべて誤りになる
）を避けることができる。
（発明の効果）
以上詳細に説明したように、本発明の方式および回路に
よれば、バイフェーズ符号からのクロ。
よれば、バイフェーズ符号からのクロ。
り信号抽出をきわめて簡単な構成により実現することが
でき、しかもその動作を常に安定に保つことができる。
でき、しかもその動作を常に安定に保つことができる。
本発明の回路は論理回路素子を主要な構成要素としてい
るため全体を集積回路として構成するのも容易であり、
種々のデータ伝送装置に広範囲に利用することができる
。
るため全体を集積回路として構成するのも容易であり、
種々のデータ伝送装置に広範囲に利用することができる
。
第１図はバイフェーズ符号の変換則を示す図、第２図は
バイフェーズ符号則により符号化した場合の一例を示す
図、第３図はパイフェーズ符号化回路の一例、第４図は
パイフェーズ復号回路の一第９図を、ま符号変化検出回
路の一構成例を示す図、第１０図は位相同期回路を示ｒ
図、第１１図は本発明は第１１図の回路における各部波
形を示す図である。 図において３０１は排他的論理和回路、３０２はＮＲＺ
符号入力、３０３はクロック信号、３０４は出力信号、
３０５はバイフェーズ出力信号、３０６はフリップフロ
ップ回路、３０７は周波数てい倍回路、３０８はクロッ
ク信号、４０１はフリップフロップ回路、４０２は入力
信号、４０３はクロック信号、４０４は出力信号、５０
１は入力信号、５０２はフリップフロップ回路、５０３
は復号出力、５０４は抽出クロック信号、５０５は排他
的論理和回路、５０６はバイフェーズ符号、５０７は位
相比較器、５０８は低域通過フィルタ、５０９は電圧制
御発振器、５１０は位相同期発振器、６０１，６０２，
６０３および６０４はそれぞれ符号変化時点、７０１は
第１の符号変化検出回路、７０２は入力信号、７０３は
第２の符号変化検出回路、７０４および７０５は出力信
号、７０６はセット・リセット形フリ、ブフロップ回路
、７０７は出力信号、７０８は排他的論理１０回路、７
０９は出力信号、９０１゜９０２は符号変化検出回路、
９０３はインバータ、９０４．９０５は遅延回路、９０
６ 、９０７は論理積回路、９０８は入力端子、９０９
，９１０は出力点、１００１は出力信号、１００２は位
相比較器、１００３は低域通過フィルタ、１００４は電
圧制御＠１辰器、１００５は位相同期回路、１１０１は
符号変化検出回路、１１０２は入力信号、１１０３はバ
イナリカウンタ、１１０４は出力信号、１１０５は排他
的論理和回路、１１０６は出力信号、１２０１は論理和
回路を、それぞれ示す。 Ｔ （＝１／ｆｏ） Ｇ京テシタ） （パイフ□−ズ符号） ギ４ 図 ４θＳ 亨 ａ 図 答 ｑ 図 １００５ 暮 １１ 図 ギ ｔｚ ７
バイフェーズ符号則により符号化した場合の一例を示す
図、第３図はパイフェーズ符号化回路の一例、第４図は
パイフェーズ復号回路の一第９図を、ま符号変化検出回
路の一構成例を示す図、第１０図は位相同期回路を示ｒ
図、第１１図は本発明は第１１図の回路における各部波
形を示す図である。 図において３０１は排他的論理和回路、３０２はＮＲＺ
符号入力、３０３はクロック信号、３０４は出力信号、
３０５はバイフェーズ出力信号、３０６はフリップフロ
ップ回路、３０７は周波数てい倍回路、３０８はクロッ
ク信号、４０１はフリップフロップ回路、４０２は入力
信号、４０３はクロック信号、４０４は出力信号、５０
１は入力信号、５０２はフリップフロップ回路、５０３
は復号出力、５０４は抽出クロック信号、５０５は排他
的論理和回路、５０６はバイフェーズ符号、５０７は位
相比較器、５０８は低域通過フィルタ、５０９は電圧制
御発振器、５１０は位相同期発振器、６０１，６０２，
６０３および６０４はそれぞれ符号変化時点、７０１は
第１の符号変化検出回路、７０２は入力信号、７０３は
第２の符号変化検出回路、７０４および７０５は出力信
号、７０６はセット・リセット形フリ、ブフロップ回路
、７０７は出力信号、７０８は排他的論理１０回路、７
０９は出力信号、９０１゜９０２は符号変化検出回路、
９０３はインバータ、９０４．９０５は遅延回路、９０
６ 、９０７は論理積回路、９０８は入力端子、９０９
，９１０は出力点、１００１は出力信号、１００２は位
相比較器、１００３は低域通過フィルタ、１００４は電
圧制御＠１辰器、１００５は位相同期回路、１１０１は
符号変化検出回路、１１０２は入力信号、１１０３はバ
イナリカウンタ、１１０４は出力信号、１１０５は排他
的論理和回路、１１０６は出力信号、１２０１は論理和
回路を、それぞれ示す。 Ｔ （＝１／ｆｏ） Ｇ京テシタ） （パイフ□−ズ符号） ギ４ 図 ４θＳ 亨 ａ 図 答 ｑ 図 １００５ 暮 １１ 図 ギ ｔｚ ７
Claims (3)
- （１） パイフェーズ符号化された入力信号の符号変化
時点を検出することにより、この符号変化時点で２値の
状態が交互に反転するような変化点検出信号を作り、こ
の変化点検出信号と前記パイフェーズ符号化された入力
信号との排他的論理和をとることにより、クロック信号
を抽出することを特徴とする、パイフェーズ符号クロッ
ク抽出方式。 - （２）パイフェーズ符号化された入力信号の″１“→′
０“の符号変化を検出する第１の符号変化検出回路と、
前記パイフェーズ符号化された入力信号の′０“→１１
“の符号変化を検出する第２の符号変化検出回路と、前
記第１および第２の符号変化検出回路の一方の出力信号
をセット入力信号とし、他方の出力信号をリセット入力
信号とするセット・リセット形フリップフロップ回路と
、このセット・リセット形フリップフロップ回路の出力
信号と前記パイフェーズ符号化された入力信号とを入力
し排他的論理和演算を行なう排他的論理和回路とを含ん
で成るバイフェーズ符号クロック抽出回路。 - （３）パイフェーズ符号化された入力信号の符号変化時
点を検出する符号変化検出回路と、この符号変化検出回
路の出力信号を入力信号とするバイナリカウンタと、こ
のバイナリカウンタの出力信号と前記パイフェーズ符号
化された人力信号とを入力し排他的論理和演算を行なう
排他的論理和回路とを含んで成るパイフェーズ符号クロ
ック抽出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59001634A JPS60145745A (ja) | 1984-01-09 | 1984-01-09 | バイフェーズ符号クロック抽出回路 |
| US06/687,651 US4752942A (en) | 1984-01-09 | 1984-12-31 | Method and circuitry for extracting clock signal from received biphase modulated signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59001634A JPS60145745A (ja) | 1984-01-09 | 1984-01-09 | バイフェーズ符号クロック抽出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60145745A true JPS60145745A (ja) | 1985-08-01 |
| JPH0314251B2 JPH0314251B2 (ja) | 1991-02-26 |
Family
ID=11506956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59001634A Granted JPS60145745A (ja) | 1984-01-09 | 1984-01-09 | バイフェーズ符号クロック抽出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4752942A (ja) |
| JP (1) | JPS60145745A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005099207A1 (ja) * | 2004-03-30 | 2005-10-20 | Sanyo Electric Co., Ltd. | ネットワークシステム |
| DE19654585B4 (de) * | 1995-12-28 | 2016-10-27 | Sony Corporation | Verfahren und Vorrichtung zur Signalübertragung |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4843331A (en) * | 1987-08-28 | 1989-06-27 | Hughes Aircraft Company | Coherent digital signal blanking, biphase modulation and frequency doubling circuit and methodology |
| GB2230165B (en) * | 1989-03-30 | 1993-09-15 | Plessey Co Plc | High speed asynchronous data interface |
| US5023891A (en) | 1989-07-25 | 1991-06-11 | Sf2 Corporation | Method and circuit for decoding a Manchester code signal |
| US5056114A (en) * | 1989-08-03 | 1991-10-08 | Northern Telecom Limited | Method and apparatus for decoding Manchester encoded data |
| JP2933751B2 (ja) * | 1990-08-10 | 1999-08-16 | 株式会社リコー | デジタルデータの検出回路及びその検出方法 |
| JP2859082B2 (ja) * | 1993-05-17 | 1999-02-17 | 日本電気アイシーマイコンシステム株式会社 | ビットクロック再生装置 |
| JPH09307457A (ja) * | 1996-05-14 | 1997-11-28 | Sony Corp | パラレルシリアル変換回路 |
| US5912928A (en) * | 1997-06-27 | 1999-06-15 | International Business Machines Corporation | High speed serial data transmission encoder |
| EP2230283B1 (en) | 2009-03-18 | 2014-07-02 | Konica Minolta IJ Technologies, Inc. | Actinic energy radiation curable ink-jet ink and ink-jet recording method |
| JP5964007B2 (ja) | 2009-04-02 | 2016-08-03 | コニカミノルタ株式会社 | 活性エネルギー線硬化型インクジェットインク、インクジェット記録方法及び印刷物 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5768945A (en) * | 1980-10-16 | 1982-04-27 | Fujitsu Ltd | Timing pickup circuit for di-code |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1063719A (en) * | 1975-04-28 | 1979-10-02 | Control Data Corporation | Phase locked loop decoder |
| US4088832A (en) * | 1976-10-12 | 1978-05-09 | Motorola, Inc. | Split phase code synchronizer and demodulator |
| US4313206A (en) * | 1979-10-19 | 1982-01-26 | Burroughs Corporation | Clock derivation circuit for double frequency encoded serial digital data |
| US4513427A (en) * | 1982-08-30 | 1985-04-23 | Xerox Corporation | Data and clock recovery system for data communication controller |
| US4525848A (en) * | 1983-06-02 | 1985-06-25 | Prutec Limited | Manchester decoder |
| DE3329808A1 (de) * | 1983-08-18 | 1985-02-28 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung zur erzeugung einer impulsreihe mit konstantem tastverhaeltnis bei wechselnder impulsfolge-frequenz |
-
1984
- 1984-01-09 JP JP59001634A patent/JPS60145745A/ja active Granted
- 1984-12-31 US US06/687,651 patent/US4752942A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5768945A (en) * | 1980-10-16 | 1982-04-27 | Fujitsu Ltd | Timing pickup circuit for di-code |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19654585B4 (de) * | 1995-12-28 | 2016-10-27 | Sony Corporation | Verfahren und Vorrichtung zur Signalübertragung |
| WO2005099207A1 (ja) * | 2004-03-30 | 2005-10-20 | Sanyo Electric Co., Ltd. | ネットワークシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| US4752942A (en) | 1988-06-21 |
| JPH0314251B2 (ja) | 1991-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0124385B2 (ja) | ||
| JPS60145745A (ja) | バイフェーズ符号クロック抽出回路 | |
| JP3467975B2 (ja) | 位相検出回路 | |
| JP3000334B2 (ja) | デジタル・デコード装置及び方法 | |
| US6396877B1 (en) | Method and apparatus for combining serial data with a clock signal | |
| JPH07131448A (ja) | 位相比較回路 | |
| US4912730A (en) | High speed reception of encoded data utilizing dual phase resynchronizing clock recovery | |
| JP2005506798A (ja) | 遷移検出、妥当正確認および記憶回路 | |
| JPH1198130A (ja) | クロック再生回路およびデータ伝送装置 | |
| JPH059975B2 (ja) | ||
| US4547764A (en) | Pulse width decoder for double frequency encoded serial data | |
| US4694257A (en) | Phase-coherent demodulation clock and data recovery | |
| JP2508502B2 (ja) | 復調回路 | |
| EP0499479A2 (en) | Clock regeneration circuit | |
| US3406255A (en) | Data transmission techniques using orthogonal fm signal | |
| KR100257372B1 (ko) | 디퍼런셜 코드를 이용한 신호복원회로 | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| JPH1168861A (ja) | 同時双方向送受信方法および同時双方向送受信回路 | |
| US7558339B2 (en) | Asynchronous ZCD demodulator/decoder | |
| JPH10190753A (ja) | 周波数変調非同期ｎｒｚ信号の伝送方法及びその装置 | |
| JP3008659B2 (ja) | Ｃｍｉ符号信号のクロック抽出回路 | |
| JPH0574255B2 (ja) | ||
| JP2003018139A (ja) | クロック再生回路 | |
| JPH05160738A (ja) | Ｃｍｉ復号方式 | |
| JPH026261B2 (ja) |