JPH0158574B2 - - Google Patents
Info
- Publication number
- JPH0158574B2 JPH0158574B2 JP56108740A JP10874081A JPH0158574B2 JP H0158574 B2 JPH0158574 B2 JP H0158574B2 JP 56108740 A JP56108740 A JP 56108740A JP 10874081 A JP10874081 A JP 10874081A JP H0158574 B2 JPH0158574 B2 JP H0158574B2
- Authority
- JP
- Japan
- Prior art keywords
- track
- circuit
- recording
- phase
- synchronization mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
この発明は、固定ヘツド方式のマルチチヤンネ
ルPCM録音再生装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a fixed head type multi-channel PCM recording and reproducing apparatus.
第1図は、マルチチヤンネルPCM録音再生装
置の記録フオーマツトを示す図で、図において、
1は磁気テープ、2−1〜2−8は音声1チヤン
ネルの情報が記録される情報トラツク、5−1,
5−2は上記情報トラツク2の音声情報データの
誤り訂正のための冗長信号、例えばパリテイチエ
ツク符号が記録される冗長トラツクである。 FIG. 1 is a diagram showing the recording format of a multi-channel PCM recording and playback device.
1 is a magnetic tape; 2-1 to 2-8 are information tracks on which information for one audio channel is recorded; 5-1;
5-2 is a redundant track on which a redundant signal, for example a parity check code, for error correction of the audio information data of the information track 2 is recorded.
第2図は上記冗長トラツク5−1,5−2を付
加する方法を示す図で、a1〜a8は情報トラツク2
−1〜2−8にそれぞれ記録された情報信号、
c1,c2は冗長トラツク5−1,5−2に記録され
た誤り訂正用冗長信号、bはビツト長である。 FIG. 2 is a diagram showing a method of adding the redundant tracks 5-1 and 5-2, in which a 1 to a 8 are information tracks 2
- information signals recorded in 1 to 2-8, respectively;
c 1 and c 2 are redundant signals for error correction recorded on the redundant tracks 5-1 and 5-2, and b is the bit length.
そして冗長トラツク5−1,5−2を作成する
には上記情報トラツク2−1〜2−8よりテープ
幅方向に相隣る位置からbビツトずつ情報信号a1
〜a8を取り出し、合計8bビツトの情報信号から誤
り訂正用信号c1,c2を得、これを冗長トラツク5
−1,5−2に記録する。 In order to create redundant tracks 5-1 and 5-2, information signals a1 and b bits each are input from adjacent positions in the tape width direction from the information tracks 2-1 to 2-8.
~ a8 is extracted, error correction signals c1 and c2 are obtained from a total of 8b-bit information signals, and these are sent to redundant track 5.
-1, Record at 5-2.
第3図は第2図で示されたデータを多数テープ
走行方向に配列し、更にテープ走行方向にも冗長
信号を追加したものである。図において、Sは同
期マーク、d1〜d10は情報トラツク2−1〜2−
8、冗長トラツク5−1,5−2共に7bビツト
毎に追加される冗長信号である。 In FIG. 3, a large number of data shown in FIG. 2 are arranged in the tape running direction, and redundant signals are also added in the tape running direction. In the figure, S is a synchronization mark, and d 1 to d 10 are information tracks 2-1 to 2-
8. Both redundant tracks 5-1 and 5-2 are redundant signals added every 7b bits.
上記冗長信号d1〜d10は通常CRC符号のアルゴ
リズムにより生成され、このようにして生成され
たCRC符号(情報信号+冗長信号)にさらに各
トラツク毎に同期マークSを付加する。以下、同
期マークSから冗長信号di(i=1〜10)までを
フレームと呼ぶことにする。 The redundant signals d 1 to d 10 are usually generated by a CRC code algorithm, and a synchronization mark S is further added to each track to the CRC code (information signal + redundant signal) generated in this way. Hereinafter, the period from the synchronization mark S to the redundant signal di (i=1 to 10) will be referred to as a frame.
このフレームが10トラツク分集まつて1つの符
号ブロツクCBを構成している。 A collection of 10 tracks of these frames constitutes one code block CB.
従来以上のようなフオーマツトで記録を行うマ
ルチトラツクPCM録音再生装置として第4図に
示すものがあつた。図において、1はテープ、D
はテープ走行方向、7はマルチトラツク再生ヘツ
ド、101は再生ヘツド7の出力を増幅するアン
プ、201は該アンプ101の出力を一時畜積し
て水晶発振子精度のタイミングで出力する時間軸
補正回路、102は該回路201の出力を誤り訂
正する誤り訂正回路、103は該誤り訂正回路1
03の出力をD/A変換するD/A変換器、10
4は該D/A変換器103の出力を増幅する音声
アンプであり、上記回路要素101,201,1
02,103,104により再生側デイジタル回
路9(以下再生回路という)を形成してており、
8は該回路9の出力端子である。また11は入力
端子、106は入力端子11よりの音声信号を増
幅する音声アンプ、107は該音声アンプ106
の出力をA/D変換するA/D変換器であり、両
者は入力側デイジタル回路10(以下入力回路と
いう)を形成している。12は再生側の上記誤り
訂正回路102の出力と記録側の上記入力回路1
0の出力とを切換えて選択するスイツチ、105
は該スイツチ12からの入力信号を所定時間遅延
するヘツド間隔補償用の遅延回路、108は該遅
延回路105の出力に同期マークSおよび誤り訂
正符号di(i=1〜8)を付加する誤り訂正符号
付加回路、109は該誤り訂正符号付加回路10
8の出力を増幅する記録アンプであり、両者は記
録側デイジタル回路15(以下記録回路という)
を形成している。6は該記録回路15の出力をテ
ープ1に記録するマルチトラツク記録ヘツドであ
る。 There is a multi-track PCM recording/playback device shown in FIG. 4 that records in a format as described above. In the figure, 1 is tape, D
7 is a multi-track playback head, 101 is an amplifier that amplifies the output of the playback head 7, and 201 is a time axis correction circuit that temporarily accumulates the output of the amplifier 101 and outputs it with crystal oscillator precision timing. , 102 is an error correction circuit for error correcting the output of the circuit 201, and 103 is the error correction circuit 1.
D/A converter for D/A converting the output of 03, 10
4 is an audio amplifier that amplifies the output of the D/A converter 103, and the circuit elements 101, 201, 1
02, 103, and 104 form a reproduction side digital circuit 9 (hereinafter referred to as reproduction circuit),
8 is an output terminal of the circuit 9. Further, 11 is an input terminal, 106 is an audio amplifier that amplifies the audio signal from the input terminal 11, and 107 is the audio amplifier 106.
Both of them form an input side digital circuit 10 (hereinafter referred to as input circuit). 12 is the output of the error correction circuit 102 on the reproduction side and the input circuit 1 on the recording side.
105 switch for selecting and switching between 0 and 0 outputs;
108 is a delay circuit for head interval compensation that delays the input signal from the switch 12 by a predetermined time; and 108 is an error correction circuit that adds a synchronization mark S and an error correction code di (i=1 to 8) to the output of the delay circuit 105. code addition circuit; 109 is the error correction code addition circuit 10;
8, both of which are connected to the recording side digital circuit 15 (hereinafter referred to as the recording circuit).
is formed. Reference numeral 6 denotes a multi-track recording head for recording the output of the recording circuit 15 onto the tape 1.
なお、第4図では簡単のため情報トラツクの再
生側および記録側の回路のみ示したが、冗長トラ
ツクの構成は上記とは異なり、その再生側回路は
7,101,201,102のみを有し、その出
力は誤り訂正のための情報トラツクのすべての誤
り訂正回路に供給されている。また冗長トラツク
の記録側回路にはすべての情報トラツクの記録信
号が供給されており、さらにオーバーダビング時
には記録トラツクを除く情報トラツクの再生信号
がすべて各トラツクのスイツチ12を介して冗長
トラツクの記録側回路に供給されるようになつて
いる。また情報トラツクの再生側回路についても
第4図に示すとおりではなく、各トラツクの誤り
訂正回路には誤り訂正のため他のすべてのトラツ
クの再生データが供給されるようになつている。 Although FIG. 4 shows only the circuits on the reproduction side and the recording side of the information track for simplicity, the configuration of the redundant track is different from the above, and the reproduction side circuit has only circuits 7, 101, 201, and 102. , its output is supplied to all error correction circuits of the information track for error correction. Furthermore, the recording signals of all the information tracks are supplied to the recording side circuit of the redundant track, and furthermore, during overdubbing, all the reproduction signals of the information tracks other than the recording track are supplied to the recording side of the redundant track via the switch 12 of each track. It is now being supplied to the circuit. Furthermore, the reproduction side circuit of the information track is not as shown in FIG. 4, but the error correction circuit of each track is supplied with reproduction data of all other tracks for error correction.
次に動作について説明する。 Next, the operation will be explained.
再生ヘツド7の出力は再生アンプ101で増幅
され、時間軸補正回路201に印加される。そし
て、再生情報信号は時間軸補正回路201により
テープの走行むら等に起因する時間軸ゆらぎ(以
下ジツターという)を吸収され、誤り訂正回路1
02で符号誤りを訂正され、D/A変換器103
でアナログ信号にもどされ、音声アンプ104で
増幅され、出力端子8より外部に出力される。 The output of the reproduction head 7 is amplified by a reproduction amplifier 101 and applied to a time axis correction circuit 201. Then, the playback information signal is subjected to time axis correction circuit 201 that absorbs time axis fluctuations (hereinafter referred to as jitter) caused by uneven running of the tape, etc.
02, the code error is corrected, and the D/A converter 103
The signal is converted back to an analog signal, amplified by the audio amplifier 104, and output to the outside from the output terminal 8.
一方、入力端子11に印加された音声信号は音
声アンプ106にて増幅され、A/D変換器10
7でPCM信号に変換される。このA/D変換器
107の出力はスイツチ12を介して遅延回路1
05に入力され、該遅延回路105にて所定時間
遅延された後、誤り訂正符号付加回路108で同
期マークSおよび冗長信号di(i=1〜8)が付
加され、記録アンプ109で増幅され、記録ヘツ
ド6でテープ1上に記録される。 On the other hand, the audio signal applied to the input terminal 11 is amplified by the audio amplifier 106, and the A/D converter 10
7, it is converted to a PCM signal. The output of this A/D converter 107 is sent to the delay circuit 1 via the switch 12.
05 and is delayed for a predetermined time by the delay circuit 105, a synchronization mark S and a redundant signal di (i=1 to 8) are added by the error correction code addition circuit 108, and amplified by the recording amplifier 109. It is recorded on the tape 1 by the recording head 6.
なお、上記スイツチ12および記録アンプ10
9は外部操作ボタン(図示せず)により制御さ
れ、スイツチ12が誤り訂正回路102の出力側
に接続されているときには、記録アンプ109は
動作しないようになつている。 Note that the switch 12 and the recording amplifier 10
9 is controlled by an external operation button (not shown), and when switch 12 is connected to the output side of error correction circuit 102, recording amplifier 109 does not operate.
従来のマルチチヤンネルPCM録音再生装置は
以上のように構成されており、該PCM録音機で
は第4図で示したような時間軸補正回路で再生時
のジツターを完全に吸収することができ、このこ
とはPCM録音機の特長の1つとなつている。 A conventional multi-channel PCM recording/playback device is configured as described above, and the PCM recorder can completely absorb jitter during playback using the time axis correction circuit shown in Figure 4. This is one of the features of PCM recorders.
ところで上記時間軸補正回路でジツターを完全
に吸収するためには、テープ走行は水晶発振子精
度の基準位相と再生情報信号の基準再生位相との
位相比較による位相制御型のサーボ系で制御され
ている必要がある。そして上記再生情報信号の基
準再生位相としては、一般に第3図で示した任意
のトラツクの同期マークの検出情報を用いること
が知られている。しかしながら、今ある1つのト
ラツクの同期マークの位置を基準再生位相として
制御されるサーボ系を構成した場合、該トラツク
が何らかの理由で再生不可能になると以下のよう
な問題が生じる。即ち、上記記録フオーマツトに
よれば1トラツク誤りは完全に訂正可能であり、
フレーム内の情報信号は誤り訂正により再生でき
るが、同期マークがないため基準再生位相を得る
ことができず、テープ走行が乱れ、正常な再生を
行えなくなる。 By the way, in order to completely absorb jitter with the above-mentioned time axis correction circuit, tape running is controlled by a phase-controlled servo system that compares the reference phase of the crystal oscillator precision with the reference reproduction phase of the reproduction information signal. I need to be there. It is generally known to use the detection information of the synchronization mark of any track shown in FIG. 3 as the reference reproduction phase of the reproduction information signal. However, if a servo system is constructed that is controlled using the position of the synchronization mark of one existing track as a reference reproduction phase, the following problem will occur if the track becomes unreproducible for some reason. That is, according to the above recording format, a one-track error can be completely corrected.
Although the information signal within the frame can be reproduced by error correction, since there is no synchronization mark, a reference reproduction phase cannot be obtained, the tape running is disturbed, and normal reproduction cannot be performed.
またPCM情報を記録するトラツク以外に、基
準再生位相を記録するための専用のサーボトラツ
クを設けたとしても、該サーボトラツクが再生不
可能になればやはりPCM情報の正常再生が不可
能になつてしまい、問題であつた。 Furthermore, even if a dedicated servo track for recording the reference reproduction phase is provided in addition to the track for recording PCM information, if the servo track becomes unreproducible, normal reproduction of PCM information will become impossible. Unfortunately, it was a problem.
またマルチチヤンネルPCM録音再生装置には
1つの機能としてオーバーダビング処理がある。
オーバーダビングとはあらかじめ録音してあるト
ラツクの再生音に同期して、所定時間遅れて他の
トラツクに録音をすることであるが、該オーバー
ダビングを行うと次のような問題が生じる。 Also, one of the functions of the multi-channel PCM recording/playback device is overdubbing processing.
Overdubbing refers to recording on another track after a predetermined time delay in synchronization with the playback sound of a previously recorded track. However, when overdubbing is performed, the following problems occur.
第4図において、オーバーダビングの最中はあ
る情報トラツク2−2の音声情報信号a2は入力回
路10より該トラツク2−2のスイツチ12を介
して冗長トラツク5−1,5−2の記録回路(図
示せず)に供給され、他の情報トラツク2−1,
2−3〜2−8の情報信号a1,a3〜a8は再生回路
9より各トラツクのスイツチ12を介して同じく
冗長トラツク5−1,5−2の記録回路(図示せ
ず)に供給され、該記録回路により冗長信号c1,
c2が生成される。この場合、情報トラツク2−
1,2−3〜2−8の情報信号a1,a3〜a8を新た
に記録し直すと符号誤りによる劣化が増大するの
で、オーバーダビングにおいて記録を行なうトラ
ツクと、それに伴い冗長信号を変化させるべき冗
長トラツク5−1,5−2のみを記録し直す必要
がある。 In FIG. 4, during overdubbing, the audio information signal a2 of a certain information track 2-2 is transferred from the input circuit 10 to the redundant tracks 5-1 and 5-2 via the switch 12 of the track 2-2. circuit (not shown) and other information tracks 2-1,
The information signals a1 , a3 to a8 of 2-3 to 2-8 are sent from the reproducing circuit 9 to the recording circuits (not shown) of the redundant tracks 5-1 and 5-2 via the switches 12 of each track. and the recording circuit outputs redundant signals c 1 ,
c 2 is generated. In this case, information track 2-
If the information signals a 1 , a 3 to a 8 of 1, 2-3 to 2-8 are newly recorded, the deterioration due to code errors will increase, so the track on which the recording is performed during overdubbing and the redundant signal accordingly It is necessary to rerecord only the redundant tracks 5-1 and 5-2 to be changed.
第5図はオーバーダビングによる各トラツクの
情報の変化の様子を示す図で、図において、斜線
の部分が記録し直された箇所、Aはテープ1上の
1区間である。 FIG. 5 is a diagram showing how the information on each track changes due to overdubbing. In the figure, the shaded area is the re-recorded area, and A is one section on the tape 1.
第6図は第5図の区間Aを拡大した図である。 FIG. 6 is an enlarged view of section A in FIG.
オーバーダビング処理においては再生ヘツド7
で再生した第2チヤンネルを除く再生フレームの
情報信号a1,a3〜a8と、新たに記録する第2チヤ
ンネルの情報信号a2に基づいて冗長信号c1,c2を
作成し、第2チヤンネルの情報と冗長信号c1,c2
のみを記録するため、今回は記録しない第2チヤ
ンネルを除くフレームと新たに記録するフレーム
とがテープ上で第3図の様に正しく記録される必
要がある。従つて記録すべき信号を所定時間遅ら
せ、この遅延時間と信号処理に要する時間との和
を再生ヘツド7から記録ヘツド6までのテープ走
行時間に正確に一致させる必要があり、そのため
の調整用としてPCM録音再生装置は遅延回路1
05を備えている。そしてこの遅延回路の機能に
より、第6図に示すように縦方向に並ぶ10フレ
ームで1符号ブロツクが構成されることを保証す
るようにしている。 In the overdubbing process, the playback head 7
Redundant signals c 1 and c 2 are created based on the information signals a 1 , a 3 to a 8 of the reproduced frames other than the second channel reproduced in , and the information signal a 2 of the second channel to be newly recorded. 2 channel information and redundant signals c 1 , c 2
In order to record only the second channel, frames excluding the second channel, which is not recorded this time, and frames to be newly recorded must be correctly recorded on the tape as shown in FIG. Therefore, it is necessary to delay the signal to be recorded by a predetermined time and to make the sum of this delay time and the time required for signal processing exactly match the tape running time from the playback head 7 to the recording head 6. PCM recording and playback device has delay circuit 1
It is equipped with 05. The function of this delay circuit ensures that one code block is composed of 10 frames arranged in the vertical direction as shown in FIG.
しかしながら再生ヘツドから記録ヘツドまでの
テープ走行時間がジツター等によりばらつくと、
オーバーダビングされたテープの記録状態は第7
図aのように位置ずれΔ1,Δ2,Δ3,Δ4,Δ5,Δ6
を生ずることになり、基準再生位相は同図bのよ
うにランダムになつてしまい、正確な情報の再生
ができなくなるという問題があつた。 However, if the tape running time from the playback head to the recording head varies due to jitter, etc.
The recording state of the overdubbed tape is 7th.
As shown in figure a, the positional deviations Δ 1 , Δ 2 , Δ 3 , Δ 4 , Δ 5 , Δ 6
As a result, the reference reproduction phase becomes random as shown in FIG.
即ち、第7図aのようなオーバーダビングを行
なつた後、このテープの再生時に第8図の基準再
生位相回路(これは後で説明する本発明による基
準位相再生回路と同じであるが、本発明はこの回
路と遅延回路の遅延時間をより長くしたことに特
徴があるもので、以下の説明は本発明の欠点を述
べているのではない。)を用いると、第7図bに
示す基準再生位相信号が得られる。なお第8図に
おいて、811〜818は同期マーク検出回路、
821〜828はワンシヨツトマルチバイブレー
タ、803はアンドゲート、806はクロツク発
生回路、804は位相比較器、805はキヤプス
タンモータである。この第7図bの信号は第8図
のアンドゲート803の出力に対応するもので、
同期マークの後端部の位置にそれぞれパルス信号
B,Cを発生しているが、そのうちパルスBは元
に記録されたままのトラツクの再生同期マークの
後端の立下りに対応するもの、パルスCはオーバ
ーダビング時に記録し直されたトラツクの再生同
期マークの後端の立下りに対応するものを示す。 That is, after performing overdubbing as shown in FIG. 7a, when reproducing this tape, the reference phase reproducing circuit shown in FIG. The present invention is characterized by making the delay time of this circuit and the delay circuit longer, and the following explanation does not describe the disadvantages of the present invention. A reference reproduction phase signal is obtained. In FIG. 8, 811 to 818 are synchronization mark detection circuits;
821 to 828 are one-shot multivibrators, 803 is an AND gate, 806 is a clock generation circuit, 804 is a phase comparator, and 805 is a capstan motor. This signal in FIG. 7b corresponds to the output of the AND gate 803 in FIG.
Pulse signals B and C are generated at the rear end of the synchronization mark, respectively, of which pulse B corresponds to the falling edge of the reproduction synchronization mark of the track as originally recorded. C corresponds to the trailing edge of the reproduction synchronization mark of the track re-recorded during overdubbing.
上記のようなトラツク相互間の位置ずれはオー
バーダビングを繰り返すことにより累積し、さら
に基準再生位相にはオーバーダビングが繰り返さ
れる毎にジツター等の影響が加わり、該影響を受
けた位相情報が再生ターボ系に送られることにな
る。その結果再生トラツクのフレームと記録トラ
ツクのフレームの位置が不定になり、符号ブロツ
クの再構成ができなくなるという問題を生ずるる
ものである。 The above-mentioned positional deviation between tracks accumulates as overdubbing is repeated, and the reference playback phase is affected by jitter and other effects each time overdubbing is repeated, and the affected phase information is transferred to the playback turbo. It will be sent to the system. As a result, the positions of the frames on the reproduction track and the frames on the recording track become unstable, resulting in the problem that code blocks cannot be reconstructed.
本発明は以上のような従来のものの欠点を除去
するためになされたもので、複数のトラツクの同
期マークから基準再生位相を生成するとともに、
オーバーダビング時には再生トラツクよりも必ず
遅れた位置かあるいは進んだ位置に信号を記録す
ることにより、1つのトラツクの同期マークが欠
落しても正常再生を行なえるとともに、テープ走
行方向の時間軸変動であるジツター等とともに同
期マーク同士のずれを時間軸輔正回路で吸収する
ようにしたので、複数トラツク中一番早くまたは
一番遅れて検出される同期マーク検出信号が基準
再生位相となり、符号ブロツクを正しく再構成で
きるPCM録音再生装置を提供することを目的と
している。 The present invention has been made to eliminate the drawbacks of the conventional ones as described above, and it generates a reference reproduction phase from synchronization marks of a plurality of tracks, and also
When overdubbing, by always recording the signal at a position that is behind or ahead of the playback track, normal playback can be performed even if one track's synchronization mark is missing, and it is possible to avoid time axis fluctuations in the tape running direction. Since the time base correction circuit absorbs some jitter and other deviations between synchronization marks, the synchronization mark detection signal detected earliest or latest among multiple tracks becomes the reference reproduction phase, and the code block is The purpose is to provide a PCM recording and playback device that can be reconfigured correctly.
次に本発明の一実施例を図について説明する。 Next, one embodiment of the present invention will be described with reference to the drawings.
第8図は本発明の一実施例による基準位相再生
回路を示し、図において、811〜818は時間
軸補正回路201に含まれ同期マークを検出する
各トラツクの同期マーク検出回路、821〜82
8は該同期マーク検出回路811〜818で同期
マークを検出した後同期マークの繰り返し周期の
半分の時間“0”を出力するワンシヨツトマルチ
バイブレータ、803は該ワンシヨツトマルチバ
イブレータ821〜828の出力のアンドをとる
アンドゲートであり、両者は基準位相再生回路8
07を形成している。806は水晶発振子精度の
基準位相を発生するクロツク発生回路、804は
該クロツク発生回路806の出力の位相と上記ア
ンドゲート803の出力の位相とを比較する位相
比較器、805は該位相比較器803の出力によ
り回転が制御されるキヤプスタンモータである。 FIG. 8 shows a reference phase regeneration circuit according to an embodiment of the present invention. In the figure, 811 to 818 are synchronization mark detection circuits for each track that are included in the time axis correction circuit 201 and detect synchronization marks; 821 to 82;
8 is a one-shot multivibrator that outputs "0" for half the repetition period of the synchronization mark after detecting the synchronization mark in the synchronization mark detection circuits 811 to 818; 803 is the output of the one-shot multivibrator 821 to 828; It is an AND gate that takes AND, and both are the reference phase regeneration circuit 8.
07 is formed. 806 is a clock generation circuit that generates a reference phase with crystal oscillator precision; 804 is a phase comparator that compares the phase of the output of the clock generation circuit 806 with the phase of the output of the AND gate 803; and 805 is the phase comparator. This is a capstan motor whose rotation is controlled by the output of 803.
また本発明では遅延回路105の遅延時間Td
を次のように設定する。 Further, in the present invention, the delay time T d of the delay circuit 105
Set as follows.
Td=(d/v−Tp)+ΔT1 (1)
ここで
d(cm):ヘツド間隔
V(cm/s):平均テープ速度
Tp:遅延回路105を除く再生ヘツド7から記
録ヘツド6までの平均信号処理時間
ΔT1:テープ走行時間d/vの変動の最大値もしく
は実効値より長い所定の時間
で表わされる。 Td = (d/v - T p ) + ΔT 1 (1) where d (cm): Head spacing V (cm/s): Average tape speed T p : From playback head 7 to recording head 6 excluding delay circuit 105 Average signal processing time ΔT 1 : Expressed as a predetermined time longer than the maximum value or effective value of the variation in tape running time d/v.
但しΔT1は次式を満足する必要がある。 However, ΔT 1 must satisfy the following formula.
ΔT1≧1/2 dΔ/V
ここで
dΔ(cm):オーバーダビング時のフレーム間のば
らつきの最大値又は実効値
第9図は本実施例回路の各信号線の信号波形を
示すタイムチヤートである。 ΔT 1 ≧ 1/2 dΔ/V where dΔ (cm): Maximum value or effective value of variation between frames during overdubbing Figure 9 is a time chart showing the signal waveform of each signal line of this embodiment circuit. be.
図において、901は同期マーク検出回路81
1に印加される信号に対応するトラツクのフオー
マツト、902は同期マーク検出回路811の出
力波形、903〜911はワンシヨツトマルチバ
イブレータ821〜828の出力波形、フオーマ
ツト901におけるS′は誤りのある同期信号、信
号波形902,903におけるXは該誤りのある
同期信号S′により検出されるべき同期信号が検出
されなかつた箇所であり、これは信号904〜9
10においても同様で、これらの他のトラツクに
ついては各トラツクのフオーマツトの図示を省略
している。 In the figure, 901 is a synchronization mark detection circuit 81
902 is the output waveform of the synchronization mark detection circuit 811, 903 to 911 are the output waveforms of the one-shot multivibrators 821 to 828, and S' in format 901 is the erroneous synchronization signal. , X in the signal waveforms 902 and 903 is a point where the synchronization signal that should have been detected due to the erroneous synchronization signal S' was not detected, and this is the point where the synchronization signal that should be detected is not detected in the signal waveforms 904 to 9.
The same applies to 10, and illustration of the format of each track is omitted for these other tracks.
次に第9図も用いて動作について説明する。 Next, the operation will be explained using FIG. 9 as well.
先ず、再生のみを行う場合、第9図に示すよう
に、同期マーク検出回路811〜818は各トラ
ツクの同期マークSの最後部まで検査して初めて
検出出力をパルスとして出す。該パルス出力によ
りワンシヨツトマルチバイブレータ821〜82
8は同期マークSの周期の半分の時間“0”を出
力し続ける。また、同期マークSを検出できない
時はワンシヨツトマルチバイブレータは動作しな
い。このためフオーマツト901に対応する信号
波形902,903は第9図b,cのようにな
り、他の各トラツクに対応する信号904〜91
0も同図d〜hのようになり、同期マークSが検
出できない箇所は“1”のままである。しかるに
アンドゲート803による各ワンシヨツトマルチ
バイブレータ821〜828の出力のアンドをと
ることにより、1本のトラツクから同期アークS
を検出できなくても他のトラツクの同期マークS
を検出でき、その結果アンドゲート803の出力
911は第9図hに示すように一定周期で規則正
しく反転する短形波信号となる。 First, when only reproduction is performed, as shown in FIG. 9, the synchronization mark detection circuits 811 to 818 output a detection output as a pulse only after inspecting the last part of the synchronization mark S of each track. The one-shot multivibrator 821-82 is activated by the pulse output.
8 continues to output "0" for half the period of the synchronization mark S. Further, when the synchronization mark S cannot be detected, the one-shot multivibrator does not operate. Therefore, the signal waveforms 902 and 903 corresponding to the format 901 become as shown in FIG. 9b and c, and the signals 904 to 91 corresponding to the other tracks
0 is also as shown in d to h in the figure, and the locations where the synchronization mark S cannot be detected remain "1". However, by ANDing the outputs of the one-shot multivibrators 821 to 828 using the AND gate 803, the synchronous arc S can be obtained from one track.
Even if you cannot detect the synchronization mark S of other tracks
As a result, the output 911 of the AND gate 803 becomes a rectangular wave signal that regularly inverts at a constant period, as shown in FIG. 9h.
次に、オーバーダビング時の動作について説明
する。 Next, the operation during overdubbing will be explained.
本実施例では、上述のように従来回路において
記録すべき信号を遅延させてその遅延時間と信号
処理に要する時間との和をテープ走行時間に等し
くしていた遅延回路105の遅延時間を、(1)式の
ように上記従来の場合の遅延時間より少し長めに
設定しているので、オーバーダビング時の記録ト
ラツクの同期マークSの位置はすべて再生トラツ
クの同期マークSの位置よりうしろに来る。従つ
てこの時基準再生位相は第10図bに示すよう
に、オーバーダビングしたトラツクの同期マーク
検出信号には依存せず、オーバーダビングをして
いない再生トラツクの同期マークのみから作成し
たものと同様になる。よつてオーバーダビングが
繰り返されてもオーバーダビングの影響を受けず
に基準再生位相を得ることができ、安定な再生サ
ーボ系ができ、符号ブロツクも確実に再構成でき
る。 In this embodiment, the delay time of the delay circuit 105, which delays the signal to be recorded in the conventional circuit and makes the sum of the delay time and the time required for signal processing equal to the tape running time, is changed to ( As shown in equation 1), since the delay time is set slightly longer than the delay time in the conventional case, the positions of the synchronization marks S on the recording track during overdubbing are all behind the positions of the synchronization marks S on the playback track. . Therefore, as shown in FIG. 10b, the reference playback phase at this time does not depend on the synchronization mark detection signal of the overdubbed track, and is the same as that created only from the synchronization marks of the playback track that has not been overdubbed. become. Therefore, even if overdubbing is repeated, a reference reproduction phase can be obtained without being affected by overdubbing, a stable reproduction servo system can be achieved, and code blocks can be reliably reconstructed.
なお、上記実施例ではオーバーダビングしたト
ラツクの信号記録位置を既に記録済みのトラツク
の再生信号位置より少し遅らせて記録処理する場
合について説明したが、これとは逆にオーバーダ
ビングしたトラツクの信号記録位置を既に記録済
みのトラツクの再生信号位置より少し進んで記録
する処理を行つた場合、基準位相再生回路を複数
トラツクより得られる同期マーク検出信号中、一
番遅れて検出される同期マーク検出信号を基準再
生位相とする構成にすることにより、同様な効果
を得ることができる。 In the above embodiment, a case has been described in which the signal recording position of the overdubbed track is recorded a little later than the playback signal position of the already recorded track, but in contrast to this, the signal recording position of the overdubbed track is When recording is performed a little ahead of the playback signal position of the track that has already been recorded, the reference phase reproducing circuit detects the synchronization mark detection signal that is detected the latest among the synchronization mark detection signals obtained from multiple tracks. A similar effect can be obtained by configuring the reference reproduction phase.
また、上記実施例では同期マーク検出回路の出
力から基準再生位相を作成するのにワンシヨツト
マルチバイブレータを用いたが、これと同等の機
能を有する回路なら何を用いてもよい。 Further, in the above embodiment, a one-shot multivibrator was used to create the reference reproduction phase from the output of the synchronization mark detection circuit, but any circuit having the same function as this may be used.
さらに、磁気テープのトラツクは10本に限定さ
れるものではなく、チヤンネル数とトラツク数と
は一致しない場合もある。 Furthermore, the number of tracks on a magnetic tape is not limited to 10, and the number of channels and the number of tracks may not match.
以上のように、本発明によれば各トラツクに設
けられた同期マーク検出回路の複数の出力を用い
てテープ走行の基準位相を再生するとともに、オ
ーバーダビング時には記録すべき信号を所定時間
に遅延させてから記録するようにしたので、同期
マークに誤りが生じた場合あるいはオーバーダビ
ングを繰り返してトラツク間に位置ずれが生じた
場合にも正確に情報を再生できる効果がある。 As described above, according to the present invention, the reference phase of tape running is reproduced using a plurality of outputs of the synchronization mark detection circuit provided in each track, and the signal to be recorded is delayed by a predetermined time during overdubbing. Since the information is recorded after recording, the information can be reproduced accurately even if an error occurs in the synchronization mark or if a positional shift occurs between tracks due to repeated overdubbing.
第1図はマルチトラツクPCM録音再生装置の
記録フオーマツトを示す図、第2図は冗長トラツ
クの付加方法を説明する図、第3図は符号ブロツ
クを示す図、第4図は従来のマルチトラツク
PCM録音再生装置のブロツク構成図、第5図は
オーバーダビングにより記録し直されるトラツク
を示す図、第6図は複数トラツクの記録フオーマ
ツトを示す図、第7図はオーバーダビング後のト
ラツクのずれおよび基準再生位相を示す図、第8
図は本発明の一実施例における基準位相再生回路
の回路図、第9図は第8図の各部のタイムチヤー
ト図、第10図は上記実施例によりオーバーダビ
ング動作で記録されたトラツクおよび基準再生位
相を示す図である。
811〜818……同期マーク検出回路、20
1……時間軸補正回路、807……基準位相再生
回路、804……位相比較器、105……遅延回
路。なお、図中同一符号は同一または相当する部
分を示す。
Fig. 1 is a diagram showing the recording format of a multi-track PCM recording/playback device, Fig. 2 is a diagram explaining a method of adding redundant tracks, Fig. 3 is a diagram showing code blocks, and Fig. 4 is a diagram showing a conventional multi-track PCM recording/playback device.
A block diagram of the PCM recording/playback device. Figure 5 shows the tracks re-recorded by overdubbing. Figure 6 shows the recording format of multiple tracks. Figure 7 shows the deviation of the tracks after overdubbing. Diagram showing the reference reproduction phase, No. 8
The figure is a circuit diagram of a reference phase reproducing circuit according to an embodiment of the present invention, FIG. 9 is a time chart of each part of FIG. 8, and FIG. 10 is a track and reference reproduction recorded by overdubbing operation according to the above embodiment. It is a figure showing a phase. 811-818...Synchronization mark detection circuit, 20
1... Time axis correction circuit, 807... Reference phase regeneration circuit, 804... Phase comparator, 105... Delay circuit. Note that the same reference numerals in the figures indicate the same or corresponding parts.
Claims (1)
タル信号に変換してテープ長手方向の複数トラツ
クに記録しかつ各トラツクの音声情報信号に再生
時にデータの同期をとるための同期マークをテー
プ幅方向の同一位置に周期的に付加してフレーム
構成を行なうPCM録音再生装置において、 各トラツクの同期マークを検出する複数の同期
マーク検出回路と、 この同期マーク検出回路の出力を用いて再生デ
ータを時間軸ゆらぎのない所定のタイミングで出
力する時間軸補正回路と、 各トラツクの同期マーク検出をトリガとして負
極性のワンシヨツトパルスを発生する複数のワン
シヨツトマルチバイブレータと、該複数のワンシ
ヨツトマルチバイブレータの出力の論理積をとる
単一のアンド回路からなり、上記同期マーク検出
回路により検出された複数トラツクより得られる
同期マーク検出信号を所定の規則に従つて処理し
テープ走行状態を一定速度に維持するための基準
となる基準再生位相を作成する基準位相再生回路
と、 上記基準再生位相をクロツク発振器により作成
された基準位相と位相比較しその出力をキヤプス
タンモータに加える位相比較器と、 記録と再生を同時に行なう場合記録すべき信号
を再生トラツクの該信号に対応する信号より必ず
遅れた位置もしくは進んだ位置に記録するよう所
定時間遅延する遅延回路とを備え、 上記基準位相の作成規則として、複数トラツク
より得られる同期マーク検出信号の第1番目に検
出された同期マーク検出信号を基準再生位相とす
ることを特徴とするPCM録音再生装置。 2 上記所定時間Tdを、 再生ヘツドから記録ヘツドまでのテープ走行所
要時間の平均値をT1、再生ヘツドから記録ヘツ
ドまでの信号処理時間をTp、上記テープ走行時
間の変動の最大値又は実効値より長い所定の時間
をΔT1としたとき、Td=T1−Tp+ΔT1もしくは
Td=T1−Tp−ΔT1としたことを特徴とする特許
請求の範囲第1項記載のPCM録音再生装置。[Claims] 1. Audio signals of a single or multiple channels are converted into digital signals and recorded on multiple tracks in the longitudinal direction of the tape, and synchronization marks are provided on the audio information signals of each track for synchronizing data during playback. In a PCM recording/playback device that constructs a frame by periodically adding frames at the same position in the width direction of the tape, playback is performed using multiple synchronization mark detection circuits that detect the synchronization marks of each track and the output of these synchronization mark detection circuits. A time axis correction circuit that outputs data at a predetermined timing without time axis fluctuation, a plurality of one shot multivibrators that generate one shot pulses of negative polarity using synchronization mark detection of each track as a trigger, and the plurality of one shot pulses. It consists of a single AND circuit that takes the logical product of the outputs of the multivibrators, and processes the synchronization mark detection signals obtained from the multiple tracks detected by the synchronization mark detection circuit according to a predetermined rule, thereby adjusting the tape running state at a constant speed. a reference phase regeneration circuit that creates a reference regeneration phase that serves as a reference for maintaining the reference regeneration phase, and a phase comparator that compares the reference regeneration phase with a reference phase created by a clock oscillator and applies its output to the capstan motor. , a delay circuit that delays a predetermined time so that when recording and reproducing are performed simultaneously, the signal to be recorded is always recorded at a position later than or ahead of the signal corresponding to the signal on the reproduction track, and the above-mentioned reference phase is created. A PCM recording and reproducing apparatus characterized in that, as a rule, the first synchronization mark detection signal detected from among the synchronization mark detection signals obtained from a plurality of tracks is set as a reference reproduction phase. 2 The above predetermined time T d is the average value of the tape running time from the playback head to the recording head, T 1 is the signal processing time from the playback head to the recording head, T p is the maximum value of the variation in the tape running time, or When the predetermined time longer than the effective value is ΔT 1 , T d = T 1 − T p + ΔT 1 or
The PCM recording and reproducing apparatus according to claim 1, characterized in that T d =T 1 -T p -ΔT 1 .
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56108740A JPS589202A (en) | 1981-07-09 | 1981-07-09 | Pcm sound recording and reproducing device |
| DE19823225406 DE3225406A1 (en) | 1981-07-09 | 1982-07-07 | PMC RECORDING AND PLAYBACK DEVICE |
| US06/396,856 US4485417A (en) | 1981-07-09 | 1982-07-09 | PCM Recording and reproducing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56108740A JPS589202A (en) | 1981-07-09 | 1981-07-09 | Pcm sound recording and reproducing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS589202A JPS589202A (en) | 1983-01-19 |
| JPH0158574B2 true JPH0158574B2 (en) | 1989-12-12 |
Family
ID=14492314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56108740A Granted JPS589202A (en) | 1981-07-09 | 1981-07-09 | Pcm sound recording and reproducing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS589202A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102013226502A1 (en) | 2013-12-18 | 2015-06-18 | Tesa Se | Process for the preparation of short-chain macromolecules based on styrene |
-
1981
- 1981-07-09 JP JP56108740A patent/JPS589202A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS589202A (en) | 1983-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4234896A (en) | PCM Recording and reproducing system | |
| JP2693417B2 (en) | Recording and playback device | |
| JPH0279246A (en) | Rotating head type playback device | |
| JPH0158574B2 (en) | ||
| JP2624867B2 (en) | Recording position correction circuit of digital information recording / reproducing device | |
| US4485417A (en) | PCM Recording and reproducing device | |
| JPH0666096B2 (en) | Magnetic recording / reproducing device | |
| JPH03116403A (en) | Rotary head type recording and reproducing device | |
| JPH0230081B2 (en) | MARUCHITORATSUKUTEEPUREKOODA | |
| JPH0125155B2 (en) | ||
| JPH03116405A (en) | Rotary head type reproducing device | |
| JP2724632B2 (en) | Multi-track digital tape recorder | |
| JPH0463463B2 (en) | ||
| JPH03116404A (en) | Rotary head type reproducer | |
| JP2641264B2 (en) | Tracking control device | |
| JPH0465472B2 (en) | ||
| JP2699714B2 (en) | Digital signal recording device, recording method and recording medium | |
| JPS61126666A (en) | Data recording system | |
| JPH0239036B2 (en) | ||
| JPH01184651A (en) | Tracking control device | |
| JPS6356869A (en) | Time base corrector circuit | |
| JPH0460943A (en) | Digital magnetic recording and reproducing device | |
| JPS5897170A (en) | Electronic editing device | |
| JPS5921107B2 (en) | PCM recording/playback device | |
| JPS613315A (en) | Recording and reproducing method of digital signal |