JPH0158695B2 - - Google Patents
Info
- Publication number
- JPH0158695B2 JPH0158695B2 JP4719179A JP4719179A JPH0158695B2 JP H0158695 B2 JPH0158695 B2 JP H0158695B2 JP 4719179 A JP4719179 A JP 4719179A JP 4719179 A JP4719179 A JP 4719179A JP H0158695 B2 JPH0158695 B2 JP H0158695B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- temperature
- transistor
- ref0
- margin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
Landscapes
- Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
Description
【発明の詳細な説明】
本発明は簡易な補償回路で周囲依存性マージン
増大を図つたコレクタ・ドツト回路に関する。
増大を図つたコレクタ・ドツト回路に関する。
従来のコレクタ・ドツト回路を第１図Ａ，Ｂに
示す。第１図において１，２，３，４は信号入力
端子、Vputはドツト出力、Ｑはクランプ用トラン
ジスタ、R0，R1はクランプ用トランジスタＱの
ベースに基準電位を与える為の分割抵抗である。
通常クランプ用トランジスタＱのベース電位とし
ては信号レベルの関係から−0.1V〜−0.2V程度
を設定し、又電源電圧VEEは−5.2Vであるから分
割抵抗R0，R1の抵抗比R0／R1は0.03≦R0／R1≦
0.1となる。さて、出力LOWレベル状態ではドツ
ト出力側に１コのトランジスタか２コのトランジ
スタに流れるゲート電流が生じ、従つてドツト出
力側に１コのトランジスタを介して流れる場合、
即ちドツト出力のon電流１コの場合は、出力レ
ベルVputが基準出力レベルよりも上昇し、切換基
準電位Vref（又はVref1）とのマージンが減少する
ことと、またクランプ用トランジスタの温度依存
性が露わに出力レベル周囲依存性に現われるとい
う欠点があつた。
示す。第１図において１，２，３，４は信号入力
端子、Vputはドツト出力、Ｑはクランプ用トラン
ジスタ、R0，R1はクランプ用トランジスタＱの
ベースに基準電位を与える為の分割抵抗である。
通常クランプ用トランジスタＱのベース電位とし
ては信号レベルの関係から−0.1V〜−0.2V程度
を設定し、又電源電圧VEEは−5.2Vであるから分
割抵抗R0，R1の抵抗比R0／R1は0.03≦R0／R1≦
0.1となる。さて、出力LOWレベル状態ではドツ
ト出力側に１コのトランジスタか２コのトランジ
スタに流れるゲート電流が生じ、従つてドツト出
力側に１コのトランジスタを介して流れる場合、
即ちドツト出力のon電流１コの場合は、出力レ
ベルVputが基準出力レベルよりも上昇し、切換基
準電位Vref（又はVref1）とのマージンが減少する
ことと、またクランプ用トランジスタの温度依存
性が露わに出力レベル周囲依存性に現われるとい
う欠点があつた。
本発明の目的は、これらの欠点を除去するた
め、コレクタ・ドツト回路にVref0基準電位発生
周囲マージン補償回路を付加したもので以下詳細
に説明する。第２図Ａ，Ｂはドツト数２の場合の
コレクタ・ドツト回路で、クランプ用トランジス
タのベースに基準電位Vref0を供給した回路構成
になつている。第３図は本発明の補償回路の一実
施例を示す回路図である。本実施例では出力レベ
ルを下げたこと、また電源VEE（＝−5.2V）とト
ランジスタのVBEの温度特性を利用して切換基準
電位Vrefと４個のトランジスタ及びダイオードの
温度特性によつて、総合的特性を改善したことで
ある。かかる効果を一般の場合について説明す
る。正の温度係数をもつ基準電位VrefとＮ個のト
ランジスタ及びダイオードの温度特性を用いて、
電源VEE間に生じる電位差によつて、抵抗R1に生
じる電流が抵抗R0の電圧降下Vref0を発生する。
Vref0基準電位と、ドツト出力レベルを一般式で
表わすと、以下第(1)、(2)式の様になる。
め、コレクタ・ドツト回路にVref0基準電位発生
周囲マージン補償回路を付加したもので以下詳細
に説明する。第２図Ａ，Ｂはドツト数２の場合の
コレクタ・ドツト回路で、クランプ用トランジス
タのベースに基準電位Vref0を供給した回路構成
になつている。第３図は本発明の補償回路の一実
施例を示す回路図である。本実施例では出力レベ
ルを下げたこと、また電源VEE（＝−5.2V）とト
ランジスタのVBEの温度特性を利用して切換基準
電位Vrefと４個のトランジスタ及びダイオードの
温度特性によつて、総合的特性を改善したことで
ある。かかる効果を一般の場合について説明す
る。正の温度係数をもつ基準電位VrefとＮ個のト
ランジスタ及びダイオードの温度特性を用いて、
電源VEE間に生じる電位差によつて、抵抗R1に生
じる電流が抵抗R0の電圧降下Vref0を発生する。
Vref0基準電位と、ドツト出力レベルを一般式で
表わすと、以下第(1)、(2)式の様になる。
Vref0＝−αR0／R1（Vref−NVBE−VEE） …(1)
Vput＝Vref0−VBE ……(2)
α（≒１）は電流増幅率である。
Vref0およびVputの温度依存性を求めるために、
上記第(1)式と第(2)式を夫々温度Ｔで微分すると、
抵抗比の項は温度依存性をもたないとして、 ここでdVBE／dT＜０、dVref／dT＞０である
から、第(3)式の第項，第項は共に温度係数と
なり、dVref0／dTは負の温度係数となり、これ
は第(4)式の第項に相当し、第(4)式の第項の正
の温度係数を減少させる効果として働き、特性改
善の効果を発揮する。
上記第(1)式と第(2)式を夫々温度Ｔで微分すると、
抵抗比の項は温度依存性をもたないとして、 ここでdVBE／dT＜０、dVref／dT＞０である
から、第(3)式の第項，第項は共に温度係数と
なり、dVref0／dTは負の温度係数となり、これ
は第(4)式の第項に相当し、第(4)式の第項の正
の温度係数を減少させる効果として働き、特性改
善の効果を発揮する。
かかる効果を第１の実施例、ECL10K電源VEE
を用いた場合、具体的数値を用いて本発明である
第３図の補償回路を用いて比較すると以下の様に
なる。トランジスタTR１のベースに切換基準電
位を加え、トランジスタVBE１段，ダイオードD1
〜D3によるVBE３段シフトした点と、電源VEE間
の電位差によつて生じる電流と抵抗R0により基
準電位Vref0を発生している。この基準電位Vref0
のベース点供給により、ドツト出力はON電流１
コの場合、基準出力レベルに設定することができ
る。また、周囲依存性も改善され、マージンが増
大する方向に動作する。
を用いた場合、具体的数値を用いて本発明である
第３図の補償回路を用いて比較すると以下の様に
なる。トランジスタTR１のベースに切換基準電
位を加え、トランジスタVBE１段，ダイオードD1
〜D3によるVBE３段シフトした点と、電源VEE間
の電位差によつて生じる電流と抵抗R0により基
準電位Vref0を発生している。この基準電位Vref0
のベース点供給により、ドツト出力はON電流１
コの場合、基準出力レベルに設定することができ
る。また、周囲依存性も改善され、マージンが増
大する方向に動作する。
基準電位Vref0およびドツト出力レベルVputは次
式(5)、(6)で表わすことができる。
式(5)、(6)で表わすことができる。
Vref0＝−αR0／R1（Vref−（VBE1＋VBE2＋VBE3＋VBE4
）−VEE）……(5) Vput＝Vref0−VBE ……(6) Vref0およびVputの温度依存性を求めるために、
上記第(5)式と第(6)式を夫々温度Ｔで微分すると、
抵抗比の項は温度依存性をもたないとして、 dVref0／dT＝−αR0／R1（dVref／dT−（dVBE1／dT＋dV
BE2／dT＋dVBE3／dT＋dVBE4／dT））……(7) dVput／dT＝dVref0／dT−dVBE／dT ……(8) 第(7)式，第(8)式に於いてdVBE／dTの値は、エ
ミツタ電流の関数となるが、略dVBE／dT＝
dVBE1 ／dT＝………＝dVBE4／dT＝−1.6mV／℃の値
と考えられる。また、dVref／dT＝1.3mV／℃，
基準電位値設定からR0／R1＝0.1とすると、第(7)
式、第(8)式は次式(9)、(10)の値となる。
）−VEE）……(5) Vput＝Vref0−VBE ……(6) Vref0およびVputの温度依存性を求めるために、
上記第(5)式と第(6)式を夫々温度Ｔで微分すると、
抵抗比の項は温度依存性をもたないとして、 dVref0／dT＝−αR0／R1（dVref／dT−（dVBE1／dT＋dV
BE2／dT＋dVBE3／dT＋dVBE4／dT））……(7) dVput／dT＝dVref0／dT−dVBE／dT ……(8) 第(7)式，第(8)式に於いてdVBE／dTの値は、エ
ミツタ電流の関数となるが、略dVBE／dT＝
dVBE1 ／dT＝………＝dVBE4／dT＝−1.6mV／℃の値
と考えられる。また、dVref／dT＝1.3mV／℃，
基準電位値設定からR0／R1＝0.1とすると、第(7)
式、第(8)式は次式(9)、(10)の値となる。
dVref0／dT＝−0.1（1.3−４×（−1.6））＝−0.77mV
／ ℃ ……(9) dVput／dT＝−0.77−（−1.6）＝0.83mV／℃ …(10) 次に、基準電圧Vref0をクランプ用トランジス
タに用いない従来の場合と比較すると、第１図Ａ
の場合は、 Vput＝R0／R0＋R1（VEE＋2VBE）−VBE ……(11) 上記第(11)式を温度Ｔで微分し、抵抗比の項は温
度依存性をもたないとすると、 dVput／dT＝R0／R0＋R1・２dVBE／dT−dVBE／dT＝R0−R
1／R0＋R1・dVBE／dT＝R0／R1 -1／R0／R1 +1・dVBE／dT
……(12) ここでdVBE／dT＝−1.6mV／℃、R0／R1≦
0.1とすると dVput／dT≧0.1−１／0.1＋１（−1.6）≧1.31mV／℃ ……（13） 第１図Ｂの場合は、Vput＝−VBEと考えられ、
その温度依存性は、 dVput／dT＝−dVBE／dT＝−（−1.6）＝1.6mV／℃ ……（14） 第(10)式と、第（13）式及び第（14）式との比較
から明らかな様に本発明回路の場合は、従来回路
Ａ及びＢに比べ、40％〜50％と大巾な温度依存性
の改善が達成されている。本来Vref或はVref1はい
ずれもある範囲で温度依存性をもつ結果、Vputは
限りなく“０”に近ずけるべく設定出来るのが好
ましい。故に本発明回路は従来の回路に比べ温度
依存余裕度が２倍近く改善できる結果、動作温度
範囲が広がること或は周囲温度変化に対する誤動
作防止上、極めて有利である。
／ ℃ ……(9) dVput／dT＝−0.77−（−1.6）＝0.83mV／℃ …(10) 次に、基準電圧Vref0をクランプ用トランジス
タに用いない従来の場合と比較すると、第１図Ａ
の場合は、 Vput＝R0／R0＋R1（VEE＋2VBE）−VBE ……(11) 上記第(11)式を温度Ｔで微分し、抵抗比の項は温
度依存性をもたないとすると、 dVput／dT＝R0／R0＋R1・２dVBE／dT−dVBE／dT＝R0−R
1／R0＋R1・dVBE／dT＝R0／R1 -1／R0／R1 +1・dVBE／dT
……(12) ここでdVBE／dT＝−1.6mV／℃、R0／R1≦
0.1とすると dVput／dT≧0.1−１／0.1＋１（−1.6）≧1.31mV／℃ ……（13） 第１図Ｂの場合は、Vput＝−VBEと考えられ、
その温度依存性は、 dVput／dT＝−dVBE／dT＝−（−1.6）＝1.6mV／℃ ……（14） 第(10)式と、第（13）式及び第（14）式との比較
から明らかな様に本発明回路の場合は、従来回路
Ａ及びＢに比べ、40％〜50％と大巾な温度依存性
の改善が達成されている。本来Vref或はVref1はい
ずれもある範囲で温度依存性をもつ結果、Vputは
限りなく“０”に近ずけるべく設定出来るのが好
ましい。故に本発明回路は従来の回路に比べ温度
依存余裕度が２倍近く改善できる結果、動作温度
範囲が広がること或は周囲温度変化に対する誤動
作防止上、極めて有利である。
以上説明した例は、ドツト数が２コの場合であ
るが、ドツト数が３コ以上の場合にも同様な効果
が期待できる。
るが、ドツト数が３コ以上の場合にも同様な効果
が期待できる。
本発明ドツト出力のON電流１ケの場合に特に
利点があるので、マルチプレクサー等の回路方式
には効果が大であるので利用することができる。
また、この方式はLCML及びCML両回路形式に
適用可能である。
利点があるので、マルチプレクサー等の回路方式
には効果が大であるので利用することができる。
また、この方式はLCML及びCML両回路形式に
適用可能である。
第１図Ａ，Ｂは従来のコレクタドツト回路図、
第２図Ａ，Ｂは本発明を用いたコレクタドツト回
路、第３図は本発明の補償回路図である。 ５，６，７，８…入力信号端子、Vput…ドツト
出力、Vref0…基準設定電位、Vref，Vref1…切換
基準電位、Ｑ…クランプ用トランジスタ、TR１
…トランジスタ、D1，D2，D3，…ダイオード。
第２図Ａ，Ｂは本発明を用いたコレクタドツト回
路、第３図は本発明の補償回路図である。 ５，６，７，８…入力信号端子、Vput…ドツト
出力、Vref0…基準設定電位、Vref，Vref1…切換
基準電位、Ｑ…クランプ用トランジスタ、TR１
…トランジスタ、D1，D2，D3，…ダイオード。
Claims (1)
- １ コレクタ・ドツト回路のクランプ用トランジ
スタのベースに温度補償回路を接続して成る
ECL回路に於て、前記温度補償回路は、マージ
ン補償用トランジスタと、このマージン補償用ト
ランジスタのエミツタ側に直列接続された複数個
のダイオードと、このダイオードと第１の電源と
の間に接続された第１の抵抗と、前記マージン補
償用トランジスタのコレクタと第２の電源との間
に接続された第２の抵抗とから成り、前記マージ
ン補償用トランジスタのベースに正の温度係数を
有する基準電流を与え、このマージン補償用トラ
ンジスタのコレクタと前記第２の抵抗との接続点
を温度補償回路の出力としたことを特徴とする論
理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4719179A JPS55140329A (en) | 1979-04-19 | 1979-04-19 | Logical operation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4719179A JPS55140329A (en) | 1979-04-19 | 1979-04-19 | Logical operation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55140329A JPS55140329A (en) | 1980-11-01 |
| JPH0158695B2 true JPH0158695B2 (ja) | 1989-12-13 |
Family
ID=12768211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4719179A Granted JPS55140329A (en) | 1979-04-19 | 1979-04-19 | Logical operation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55140329A (ja) |
-
1979
- 1979-04-19 JP JP4719179A patent/JPS55140329A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55140329A (en) | 1980-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6232522A (ja) | Ｎｐｎバンドギヤツプ電圧発生器 | |
| US4112314A (en) | Logical current switch | |
| US4644257A (en) | Band gap circuit | |
| EP0181017A1 (en) | Simulated transistor/diode | |
| JPH0446009B2 (ja) | ||
| JPH0473806B2 (ja) | ||
| JPH0365716A (ja) | 定電圧回路 | |
| JP3347896B2 (ja) | 定電圧源回路 | |
| US4103220A (en) | Low dissipation voltage regulator | |
| JPH0158695B2 (ja) | ||
| EP0110720B1 (en) | Current mirror circuit | |
| EP0104777A1 (en) | A constant current source circuit | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| US4843302A (en) | Non-linear temperature generator circuit | |
| JPH07146727A (ja) | 低電圧基準電圧発生回路 | |
| JPH0784658A (ja) | 電流源 | |
| US5012136A (en) | High speed ECL to CMOS translator having reduced power consumption | |
| JP2650390B2 (ja) | 比較装置 | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| JP2740650B2 (ja) | 定電流発生回路 | |
| JPS6363133B2 (ja) | ||
| JPH05250055A (ja) | 電圧電流変換回路 | |
| JPH04305718A (ja) | 定電圧回路 | |
| KR920002976Y1 (ko) | 전류 안정화 장치 | |
| EP0174953A1 (en) | Compensation current generator |