JPH0159735B2 - - Google Patents
Info
- Publication number
- JPH0159735B2 JPH0159735B2 JP56198690A JP19869081A JPH0159735B2 JP H0159735 B2 JPH0159735 B2 JP H0159735B2 JP 56198690 A JP56198690 A JP 56198690A JP 19869081 A JP19869081 A JP 19869081A JP H0159735 B2 JPH0159735 B2 JP H0159735B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- opening
- protective layer
- active region
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
- H10D64/0121—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group IV semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Integrated Circuits (AREA)
- Drying Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は半導体集積回路の製造方法に関し、更
に具体的に言えば、集積回路アレイを形成するた
めに他の半導体デバイスの形成とともにシヨツト
キ・バリヤ・ダイオードを形成する方法に関する
ものである。
に具体的に言えば、集積回路アレイを形成するた
めに他の半導体デバイスの形成とともにシヨツト
キ・バリヤ・ダイオードを形成する方法に関する
ものである。
従来技術を示す文献として、米国特許第
3539876号、第3860783号、第4047975号及び第
4135998号がある。
3539876号、第3860783号、第4047975号及び第
4135998号がある。
米国特許第3539876号は複雑なモノリシツク集
積回路を製造するための全体的な技術を示してい
る。
積回路を製造するための全体的な技術を示してい
る。
米国特許第3860783号はパターン・マスクを介
して基板の表面のイオン・エツチングを行う技術
を示している。
して基板の表面のイオン・エツチングを行う技術
を示している。
米国特許第4135998号は珪化白金のシヨツト
キ・バリヤ接点を形成する方法を示しており、珪
素半導体基板にこれを形成する点で本発明と関係
がある。
キ・バリヤ接点を形成する方法を示しており、珪
素半導体基板にこれを形成する点で本発明と関係
がある。
米国特許第4047975号はバイポーラ集積回路を
形成する方法を示している。この方法は選択され
た不純物のイオン打込み工程と交互に行われる一
連のイオン・エツチング工程や熱処理工程を含
む。これはエツチング工程において垂直イオン・
ビームを用いる点でのみ本発明と関係がある。
形成する方法を示している。この方法は選択され
た不純物のイオン打込み工程と交互に行われる一
連のイオン・エツチング工程や熱処理工程を含
む。これはエツチング工程において垂直イオン・
ビームを用いる点でのみ本発明と関係がある。
本発明は集積回路アレイを形成するためにトラ
ンジスタ等の半導体デバイスと関連してシヨツト
キ・バリヤ・ダイオードを製造する分野において
考え出されたものである。
ンジスタ等の半導体デバイスと関連してシヨツト
キ・バリヤ・ダイオードを製造する分野において
考え出されたものである。
複数のトランジスタ等と関連して複数のシヨツ
トキ・バリヤ・ダイオードを含む高密度のアレイ
の歩留まりを向上させるための研究により、アレ
イ中のシヨツトキ・バリヤ領域に抵抗性短絡部が
形成されることが分かつている。抵抗性短絡部を
伴つたシヨツトキ・バリヤ・ダイオードは役に立
たないので、歩留まりは相当低下する。特に、製
造プロセス中、金属接点を形成しようとする領域
において反応性イオン・エツチング（RIE）技術
を用いる場合に、この抵抗性短絡部の問題が起こ
る。即ち、通常の技術による全ての接点に関連し
てこの問題が起こりうる。
トキ・バリヤ・ダイオードを含む高密度のアレイ
の歩留まりを向上させるための研究により、アレ
イ中のシヨツトキ・バリヤ領域に抵抗性短絡部が
形成されることが分かつている。抵抗性短絡部を
伴つたシヨツトキ・バリヤ・ダイオードは役に立
たないので、歩留まりは相当低下する。特に、製
造プロセス中、金属接点を形成しようとする領域
において反応性イオン・エツチング（RIE）技術
を用いる場合に、この抵抗性短絡部の問題が起こ
る。即ち、通常の技術による全ての接点に関連し
てこの問題が起こりうる。
本発明に関連して分かつたことは、通常の窒化
珪素から成る保護層の下の酸化珪素層にあるピン
ホールが反応性ガス（例えばCF4）を導いて基板
の表面に達する様なエツチングを可能ならしめる
ということである。従つて、その後、例えばＰ形
基板又はＰ形ベース領域にN+不純物を拡散させ
る工程において、この様なピンホールに基いて形
成されたパイプを通して拡散が行われる結果、抵
抗性短絡部が形成される。
珪素から成る保護層の下の酸化珪素層にあるピン
ホールが反応性ガス（例えばCF4）を導いて基板
の表面に達する様なエツチングを可能ならしめる
ということである。従つて、その後、例えばＰ形
基板又はＰ形ベース領域にN+不純物を拡散させ
る工程において、この様なピンホールに基いて形
成されたパイプを通して拡散が行われる結果、抵
抗性短絡部が形成される。
エツチングを受けるピンホールに起因する抵抗
性短絡部の問題を解決するために、HF緩衝液を
使用する周知の湿式化学エツチング技術を反応性
イオン・エツチング技術の代りに用いることが提
案されている。ところで、アレイにおけるシヨツ
トキ・バリヤ・ダイオードの数が数千個になる
と、抵抗性短絡部による歩留まりの低下は許容で
きない程になる。又、シヨツトキ・バリヤ・ダイ
オード・アレイの密度の高さに鑑み、湿式化学エ
ツチング技術は有効でないことが分かつた。即
ち、このエツチング技術の場合、全ての方向にお
いて等しくエツチングが行われ、（等方性エツチ
ング）、高いエツチング・バイアス許容範囲が設
定されるので、不規則な縁部が形成されたり、寸
法が不正確になる。定着剤等を用いて等方性エツ
チングを制御する試みもなされたが、この場合、
デバイスのプロフイールが変化し、Rbd、Vbc、
BVcbo等の主たるデバイス・パラメータの差異
が認められた。
性短絡部の問題を解決するために、HF緩衝液を
使用する周知の湿式化学エツチング技術を反応性
イオン・エツチング技術の代りに用いることが提
案されている。ところで、アレイにおけるシヨツ
トキ・バリヤ・ダイオードの数が数千個になる
と、抵抗性短絡部による歩留まりの低下は許容で
きない程になる。又、シヨツトキ・バリヤ・ダイ
オード・アレイの密度の高さに鑑み、湿式化学エ
ツチング技術は有効でないことが分かつた。即
ち、このエツチング技術の場合、全ての方向にお
いて等しくエツチングが行われ、（等方性エツチ
ング）、高いエツチング・バイアス許容範囲が設
定されるので、不規則な縁部が形成されたり、寸
法が不正確になる。定着剤等を用いて等方性エツ
チングを制御する試みもなされたが、この場合、
デバイスのプロフイールが変化し、Rbd、Vbc、
BVcbo等の主たるデバイス・パラメータの差異
が認められた。
本発明の主たる目的はトランジスタ等の他の能
動デバイスと関連してシヨツトキ・バリヤ・ダイ
オードを製造するときの前述の様な問題を排除す
ることである。
動デバイスと関連してシヨツトキ・バリヤ・ダイ
オードを製造するときの前述の様な問題を排除す
ることである。
本発明の更に具体的な目的は、シヨツトキ・バ
リヤ・ダイオードを製造するとき抵抗性短絡部の
形成を阻止する様な態様で酸化物層上の窒化珪素
保護層を部分的に除去する技術を提供することで
ある。
リヤ・ダイオードを製造するとき抵抗性短絡部の
形成を阻止する様な態様で酸化物層上の窒化珪素
保護層を部分的に除去する技術を提供することで
ある。
この様な目的を達成するための本発明の基本的
な特徴は、シヨツトキ・バリヤ・ダイオードを形
成するための基板を不活性ガス中に置き、絶縁材
料から成る保護層及びその上のマスクを伴つたこ
の基板に対して高エネルギーの上記不活性ガスの
イオン・ビームを当てて保護層を部分的に除去し
て陽極用開口及び関連するデバイスの能動領域用
開口を形成することである。反応性ガスは用いら
れないので、保護層の下の酸化物層のピンホール
がそのガスの影響を受けることはない。従つて、
能動領域用開口及びそれに対応する酸化物層にお
ける開口を通して不純物の拡散が行われるとき、
シヨツトキ・バリヤ・ダイオード領域における望
ましくない拡散は阻止されるので、シヨツトキ・
バリヤ・ダイオードの陽極の下の基板の部分に抵
抗性短絡部が形成されることはない。
な特徴は、シヨツトキ・バリヤ・ダイオードを形
成するための基板を不活性ガス中に置き、絶縁材
料から成る保護層及びその上のマスクを伴つたこ
の基板に対して高エネルギーの上記不活性ガスの
イオン・ビームを当てて保護層を部分的に除去し
て陽極用開口及び関連するデバイスの能動領域用
開口を形成することである。反応性ガスは用いら
れないので、保護層の下の酸化物層のピンホール
がそのガスの影響を受けることはない。従つて、
能動領域用開口及びそれに対応する酸化物層にお
ける開口を通して不純物の拡散が行われるとき、
シヨツトキ・バリヤ・ダイオード領域における望
ましくない拡散は阻止されるので、シヨツトキ・
バリヤ・ダイオードの陽極の下の基板の部分に抵
抗性短絡部が形成されることはない。
これから第１図及び第２図を参照しながら、本
発明の実施例について詳しく説明する。周知の標
準的フオトリソグラフイツク・マスキング及びエ
ツチング技術を用いて基板１０の表面１４の近く
にベース領域１２を形成する。このベース領域１
２を形成する工程において成長させた酸化物（酸
化珪素）層１６の止に更に保護層１８を形成す
る。保護層１８として用いられる典型的な材料は
窒化珪素（Si3N4）である。
発明の実施例について詳しく説明する。周知の標
準的フオトリソグラフイツク・マスキング及びエ
ツチング技術を用いて基板１０の表面１４の近く
にベース領域１２を形成する。このベース領域１
２を形成する工程において成長させた酸化物（酸
化珪素）層１６の止に更に保護層１８を形成す
る。保護層１８として用いられる典型的な材料は
窒化珪素（Si3N4）である。
酸化物層１６は約2000Åの厚さを有する様に形
成される。但し、ベース領域１２の形成後の酸化
処理により成される部分１６Ａの厚さは約800Å
である。保護層１８の厚さは約1600Åである。
成される。但し、ベース領域１２の形成後の酸化
処理により成される部分１６Ａの厚さは約800Å
である。保護層１８の厚さは約1600Åである。
第１図は本発明の原理を示すためのものであ
り、ベース領域１２の様な能動領域に関連してシ
ヨツトキ・バリヤ・ダイオード領域２０を含アレ
イを部分的に示している。シヨツトキ・バリヤ・
ダイオードはアレイ中の関連するトランジスタ等
のためのクランプとして動作するのが普通であ
る。
り、ベース領域１２の様な能動領域に関連してシ
ヨツトキ・バリヤ・ダイオード領域２０を含アレ
イを部分的に示している。シヨツトキ・バリヤ・
ダイオードはアレイ中の関連するトランジスタ等
のためのクランプとして動作するのが普通であ
る。
保護層１８の形成後、周知のフオトレジスタ又
はフオトリソグラフイ技術を用いて、必要な開口
２２及び２４を形成する。開口２２及び２４を形
成するために酸素又はCF4を用いる反応性イオ
ン・エツチング技術を用いることもできる。しか
しながら、その場合には、前述の様な問題が生じ
る。即ち、エツチングにより開口２２及び２４を
形成する際に、シヨツトキ・バリヤ・ダイオード
の陽極のための開口２４の下の酸化物層１６にあ
るピンホールが反応性ガスの影響を受けるため、
拡散を可能ならしめる程の通路若しくはパイプ２
６が形成されてしまうのである。
はフオトリソグラフイ技術を用いて、必要な開口
２２及び２４を形成する。開口２２及び２４を形
成するために酸素又はCF4を用いる反応性イオ
ン・エツチング技術を用いることもできる。しか
しながら、その場合には、前述の様な問題が生じ
る。即ち、エツチングにより開口２２及び２４を
形成する際に、シヨツトキ・バリヤ・ダイオード
の陽極のための開口２４の下の酸化物層１６にあ
るピンホールが反応性ガスの影響を受けるため、
拡散を可能ならしめる程の通路若しくはパイプ２
６が形成されてしまうのである。
従つて、開口２４及びその下の酸化層１６に通
常の態様で形成した開口３０を通してエミツタ領
域２８を形成するための拡散処理を行うとき、パ
イプ２６を介してシヨツトキ・バリヤ・ダイオー
ド領域２０にも不純物の拡散が起こることにより
低抵抗の短絡部３２が形成される。
常の態様で形成した開口３０を通してエミツタ領
域２８を形成するための拡散処理を行うとき、パ
イプ２６を介してシヨツトキ・バリヤ・ダイオー
ド領域２０にも不純物の拡散が起こることにより
低抵抗の短絡部３２が形成される。
一方、本発明は反応性イオン・エツチングを行
わず、不活性ガス（例えばアルゴン）中でエツチ
ングを行うことによつて、この様な抵抗性短絡部
の問題を排除している。不活性ガス中で処理すれ
ば、陽極用開口２４の下の酸化物層１６にあるピ
ンホールはガスの影響を受けないので、第１図に
示されている様なパイプ２６は形成されず、従つ
て、短絡部３２も形成されない。
わず、不活性ガス（例えばアルゴン）中でエツチ
ングを行うことによつて、この様な抵抗性短絡部
の問題を排除している。不活性ガス中で処理すれ
ば、陽極用開口２４の下の酸化物層１６にあるピ
ンホールはガスの影響を受けないので、第１図に
示されている様なパイプ２６は形成されず、従つ
て、短絡部３２も形成されない。
パターン・マスクを介する一般的なイオン・エ
ツチング技術の例は米国特許第3860783号に示さ
れている。但し、本発明の実施にあたつてこの技
術を用いるためには、次の様にパラメータを定め
ることが望ましい。
ツチング技術の例は米国特許第3860783号に示さ
れている。但し、本発明の実施にあたつてこの技
術を用いるためには、次の様にパラメータを定め
ることが望ましい。
加速電圧：約500eV以上
アルゴン・ガス圧力：５×10-5Torr
イオン・ビームの入射角：約90゜
窒化窒素層のエツチング速度（上記の条件の下
において）：約200Å／分 なお、これらのパラメータの数値はあくまでも
例である。約700乃至900Å／分のエツチング速度
を得る様にイオン・ビームの入射角やイオン・ビ
ーム銃と基板との間の距離等を変えることも可能
である。
において）：約200Å／分 なお、これらのパラメータの数値はあくまでも
例である。約700乃至900Å／分のエツチング速度
を得る様にイオン・ビームの入射角やイオン・ビ
ーム銃と基板との間の距離等を変えることも可能
である。
イオン・エツチング（イオン・ミリングと呼ば
れることもある）を行うときには、保護層１８の
上にパターン・マスク（図示せず）を設けること
が必要である。標準的フオトリソグラフイ技術を
用い、使用するフオトリソグラフイツク・ポリマ
ー・マスクの厚さを注意深く選定しなければなら
ない。イオンの衝突により、マスクの材料は保護
層１８の露出している領域とほぼ同じ速度で除去
されるので、それを考慮した上でマスクの厚さを
選定しなければならない。開口２２及び２４の大
きさを定めるために用いるマスクの厚さは、例え
ば、少なくとも1600Åに選定される。
れることもある）を行うときには、保護層１８の
上にパターン・マスク（図示せず）を設けること
が必要である。標準的フオトリソグラフイ技術を
用い、使用するフオトリソグラフイツク・ポリマ
ー・マスクの厚さを注意深く選定しなければなら
ない。イオンの衝突により、マスクの材料は保護
層１８の露出している領域とほぼ同じ速度で除去
されるので、それを考慮した上でマスクの厚さを
選定しなければならない。開口２２及び２４の大
きさを定めるために用いるマスクの厚さは、例え
ば、少なくとも1600Åに選定される。
前述の様に形成した開口２２及び３０を介して
拡散処理を行つてエミツタ領域２８を形成した
後、陽極用開口２４の下の酸化物層１６に開口４
０を形成する（第２図）。この開口４０は、珪化
白金接点４２を形成するためのものである。整流
機能をもたせるためのこの様な接点の形成につい
ての詳しい事項は前記米国特許第4135998号に示
されている。
拡散処理を行つてエミツタ領域２８を形成した
後、陽極用開口２４の下の酸化物層１６に開口４
０を形成する（第２図）。この開口４０は、珪化
白金接点４２を形成するためのものである。整流
機能をもたせるためのこの様な接点の形成につい
ての詳しい事項は前記米国特許第4135998号に示
されている。
抵抗性短絡部は存在しないので、基板１０の表
面に形成された珪化白金接点４２は適正なダイオ
ード機能をもたらす。即ち、本発明に従つて形成
されたシヨツトキ・バリヤ・ダイオードは、所望
のシヨツトキ・バリヤ機能を有し、スイツチング
速度が速く、且つ順方向バリヤ若しくはターン・
オン電圧が比較的低い。
面に形成された珪化白金接点４２は適正なダイオ
ード機能をもたらす。即ち、本発明に従つて形成
されたシヨツトキ・バリヤ・ダイオードは、所望
のシヨツトキ・バリヤ機能を有し、スイツチング
速度が速く、且つ順方向バリヤ若しくはターン・
オン電圧が比較的低い。
以上、特定の実施例について説明したが、本発
明はこれだけに限定されるものではなく、種々の
態様で実施可能である。
明はこれだけに限定されるものではなく、種々の
態様で実施可能である。
第１図及び第２図は本発明の方法を説明するた
めに用いられる集積半導体アレイの構造を概略的
に示す図である。 １０…基板、１６…酸化物層、１８…保護層、
４２…珪化白金接点。
めに用いられる集積半導体アレイの構造を概略的
に示す図である。 １０…基板、１６…酸化物層、１８…保護層、
４２…珪化白金接点。
Claims (1)
- １ 半導体基板に能動領域を有するデバイスを形
成するとともにシヨツトキ・バリヤ・ダイオード
を形成する半導体集積回路の製造方法であつて、
上記半導体基板の表面上に絶縁性の酸化物層を形
成する工程と、上記酸化物層の上に保護層を形成
する工程と、上記シヨツトキ・バリヤ・ダイオー
ドのための陽極用開口を定める孔及び上記デバイ
スのための能動領域用開口を定める孔を有するマ
スクを上記保護層の上に設ける工程と、上記マス
ク、保護層及び酸化物層を伴つた上記半導体基板
を不活性ガス中に置き、上記不活性ガスのイオ
ン・ビームを投射することによつて上記保護層に
上記陽極用開口及び上記能動領域開口を形成する
工程と、上記保護層における上記能動領域用開口
をマスクとして用いて上記酸化物層において上記
半導体基板の表面に達する能動領域用開口を形成
する工程と、上記形成した能動領域用開口を通し
て不純物を拡散させることによつて上記デバイス
の能動領域を形成する工程と、上記保護層におけ
る上記陽極用開口をマスクとして用いて上記酸化
物層において上記半導体基板の表面に達する陽極
用開口を形成する工程と、上記形成した陽極用開
口を通して上記シヨツトキ・バリヤ・ダイオード
の陽極を形成する工程とより成ることを特徴とす
る半導体集積回路の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/249,260 US4397079A (en) | 1981-03-30 | 1981-03-30 | Process for improving the yield of integrated devices including Schottky barrier diodes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57166079A JPS57166079A (en) | 1982-10-13 |
| JPH0159735B2 true JPH0159735B2 (ja) | 1989-12-19 |
Family
ID=22942692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56198690A Granted JPS57166079A (en) | 1981-03-30 | 1981-12-11 | Method of producing semiconductor integrated circuit |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4397079A (ja) |
| EP (1) | EP0061700B1 (ja) |
| JP (1) | JPS57166079A (ja) |
| DE (1) | DE3265730D1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4667395A (en) * | 1985-03-29 | 1987-05-26 | International Business Machines Corporation | Method for passivating an undercut in semiconductor device preparation |
| GB9609641D0 (en) * | 1996-05-09 | 1996-07-10 | Pfizer Ltd | Compounds useful in therapy |
| US6096629A (en) * | 1998-11-05 | 2000-08-01 | Taiwan Semiconductor Manufacturing Company | Uniform sidewall profile etch method for forming low contact leakage schottky diode contact |
| US8435873B2 (en) | 2006-06-08 | 2013-05-07 | Texas Instruments Incorporated | Unguarded Schottky barrier diodes with dielectric underetch at silicide interface |
| US10003014B2 (en) * | 2014-06-20 | 2018-06-19 | International Business Machines Corporation | Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching |
| US11349010B2 (en) * | 2019-12-30 | 2022-05-31 | Taiwan Semiconductor Manufacturing Company Ltd. | Schottky barrier diode with reduced leakage current and method of forming the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3574014A (en) * | 1967-07-24 | 1971-04-06 | Frances Hugle | Masking technique for selective etching |
| US4028155A (en) * | 1974-02-28 | 1977-06-07 | Lfe Corporation | Process and material for manufacturing thin film integrated circuits |
| DE2529598C3 (de) * | 1975-07-02 | 1978-05-24 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung mit bipolaren Transistoren |
| US4056642A (en) * | 1976-05-14 | 1977-11-01 | Data General Corporation | Method of fabricating metal-semiconductor interfaces |
| US4040891A (en) * | 1976-06-30 | 1977-08-09 | Ibm Corporation | Etching process utilizing the same positive photoresist layer for two etching steps |
| FR2376904A1 (fr) * | 1977-01-11 | 1978-08-04 | Alsthom Atlantique | Procede d'attaque d'une couche mince par decomposition d'un gaz dans un plasma |
| US4110125A (en) * | 1977-03-03 | 1978-08-29 | International Business Machines Corporation | Method for fabricating semiconductor devices |
| US4135998A (en) * | 1978-04-26 | 1979-01-23 | International Business Machines Corp. | Method for forming pt-si schottky barrier contact |
| JPS5526616A (en) * | 1978-08-11 | 1980-02-26 | Nippon Electric Co | Variable resistor |
-
1981
- 1981-03-30 US US06/249,260 patent/US4397079A/en not_active Expired - Lifetime
- 1981-12-11 JP JP56198690A patent/JPS57166079A/ja active Granted
-
1982
- 1982-03-23 DE DE8282102406T patent/DE3265730D1/de not_active Expired
- 1982-03-23 EP EP82102406A patent/EP0061700B1/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| US4397079A (en) | 1983-08-09 |
| EP0061700B1 (en) | 1985-08-28 |
| EP0061700A2 (en) | 1982-10-06 |
| JPS57166079A (en) | 1982-10-13 |
| EP0061700A3 (en) | 1983-02-16 |
| DE3265730D1 (en) | 1985-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1166760A (en) | Self-aligned metal process for integrated circuit metallization | |
| US3699646A (en) | Integrated circuit structure and method for making integrated circuit structure | |
| EP0166983B1 (en) | Method of selectively exposing the sidewalls of a trench and its use to the forming of a metal silicide substrate contact for dielectric filled deep trench isolated devices | |
| US4996165A (en) | Self-aligned dielectric assisted planarization process | |
| US3858304A (en) | Process for fabricating small geometry semiconductor devices | |
| CA1139015A (en) | Bipolar transistor fabrication process with an ion implanted emitter | |
| US4758528A (en) | Self-aligned metal process for integrated circuit metallization | |
| JPS6231506B2 (ja) | ||
| US4096622A (en) | Ion implanted Schottky barrier diode | |
| US4792534A (en) | Method of manufacturing a semiconductor device involving sidewall spacer formation | |
| EP0076105A2 (en) | Method of producing a bipolar transistor | |
| JPH0340501B2 (ja) | ||
| JPH0578173B2 (ja) | ||
| EP0194832A2 (en) | Improved bipolar transistor construction | |
| EP0107437B1 (en) | Method of producing a semiconductor device comprising a bipolar transistor and a schottky barrier diode | |
| EP0052038A2 (en) | Method of fabricating integrated circuit structure | |
| US4691436A (en) | Method for fabricating a bipolar semiconductor device by undercutting and local oxidation | |
| EP0061700B1 (en) | Method for forming schottky-barrier diodes | |
| US4464825A (en) | Process for fabrication of high-speed radiation hard bipolar semiconductor devices | |
| KR910000020B1 (ko) | 반도체장치의 제조방법 | |
| KR100495284B1 (ko) | 반도체장치의제조방법 | |
| KR20000075706A (ko) | 반도체 및 반도체-관련 방법 | |
| KR100360184B1 (ko) | 반도체집적회로장치의제조방법 | |
| JPH02153525A (ja) | 半導体装置の製造方法 | |
| JPH047099B2 (ja) |