JPH0340501B2 - - Google Patents

Info

Publication number
JPH0340501B2
JPH0340501B2 JP55132850A JP13285080A JPH0340501B2 JP H0340501 B2 JPH0340501 B2 JP H0340501B2 JP 55132850 A JP55132850 A JP 55132850A JP 13285080 A JP13285080 A JP 13285080A JP H0340501 B2 JPH0340501 B2 JP H0340501B2
Authority
JP
Japan
Prior art keywords
film
base contact
base
contact region
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55132850A
Other languages
English (en)
Other versions
JPS5758356A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP55132850A priority Critical patent/JPS5758356A/ja
Priority to EP81107436A priority patent/EP0052198B1/en
Priority to DE8181107436T priority patent/DE3173316D1/de
Priority to US06/306,223 priority patent/US4398962A/en
Publication of JPS5758356A publication Critical patent/JPS5758356A/ja
Publication of JPH0340501B2 publication Critical patent/JPH0340501B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/051—Manufacture or treatment of vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30—Devices controlled by electric currents or voltages
    • H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H10D48/34—Bipolar devices
    • H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
    • H10P32/1414—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer being silicon, silicide or SIPOS, e.g. polysilicon or porous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/092—Laser beam processing-diodes or transistor

Landscapes

  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 本発明はIC、LSIなどに用いられる半導体装置
の製法に関する。
従来例えばバイボーラ高周波トランジスタを作
成する場合は、第１図に示す如くシリコン（Si）
基板１にコレクタ２拡散、そしてｎ型Si層３をエ
ピタキシヤル成長し、酸化Si層４でｎ型Si層３を
分離、又リン（Ｐ）を拡散してコレクタコンタク
ト領域５を、その後ボロン(B)をイオン注入してベ
ース活性層６及びボロン拡散により高濃度ベース
コンタクト領域６′を夫々形成させ、次いで酸化
Si膜７を成長してエミツタ、コレクタ領域にコン
タクト孔８，９開け砒素（As）やリンを含むパ
ターニングされたポリSi膜１０からエミツタ領域
１１を拡散形成し、ベースコンタクト孔１２を開
け、Al電極配線１３をコンタクト領域に接続す
るようにしていた。
従つて、例えば高濃度ベースコンタクト領域
６′に対して新らたにエミツタ領域を位置決めす
ることになり、この位置決めだけでも２工程ある
から合わせ寸法×２の位置誤差を見込まねばなら
ず、高集積素子化には不都合であつた。
エミツタ領域のコンタクト孔８から酸化Si膜７
上に延在するパターニングされたポリSi膜１０を
マスクとしてイオン注入を行ないベースコンタク
ト領域６を形成する製法（特開昭53−91672）が
あるが、しかしエミツタ領域の位置決め（即ちエ
ミツタのコンタクト孔８位置決め）後、イオン注
入マスクとなるポリSi膜１０のパターニングを行
なうため、結局同等の位置誤差を招来する。
又、エミツタ領域上に酸化Si膜と窒化Si膜との
積層パターンを設け、このパターンをイオン注入
マスクとしてベース活性層５及びベースコンタク
ト領域６′をイオン打込みにより形成し、さらに
耐酸化マスクとしてSi層３を熱酸化し〜1μ厚の酸
化Si膜を成長させ、しかるのち積層膜パターンを
除去してそこから不純物を入れてエミツタ領域８
を形成する製法（特開昭54−20675）があるがベ
ースコンタクト領域とエミツタ領域間を酸化喰い
込み相当分、離させることができるものの厚い選
択酸化によつて基板表面が歪を受けエミツタ接合
特性が落ちるし、その後ベースコンタクト孔を開
けるので高集積化の妨げをまぬがれない。
本発明は上記事情に鑑みて為されたもので、エ
ミツタ拡散源を含んだ被膜が被着された半導体基
板を絶縁膜で被覆する工程と、エツチヤントを上
方から照射することによつて被膜上面及び側面の
絶縁膜を蝕刻しながらベースコンタクト孔を形成
する工程と、被膜側面の絶縁膜をマスクとして基
板にイオン打込みし、高濃度のベースコンタクト
領域を形成する工程を備えることにより、高性能
かつ集積度の高い半導体装置の製法を提供するも
のである。
以下本発明の実施例を図面を参照して詳述す
る。
第２図のａ〜ｅはnpnバイポーラトランジスタ
の作成工程に於ける断面図を示している。先ず、
比抵抗20Ω・cmのＰ型Si基板２１に不純物濃度
1020／cm3のn+型埋込層２２を形成し、ｎ型Si層２
３（２×1016／cm3）をその上にエピタキシヤル成
長させる。ｎ型Si層２３は酸化Si層２４によりい
くつかのSi島に絶縁分離される。内、１つの島に
はリン（Ｐ）が拡散され２２に達するn+コレク
タコンタクト領域２５が形成され、そして半導体
基板（２１と２３とからなる）表面には砒素が高
濃度に添加されたポリSi膜を、化学気相成長法で
（CVD堆積績して設ける（第２図ａ）。
次に、コレクタコンタクト領域２５の隣のSi島
の真中にPEP工程でポリSi膜２６を残し、エミツ
タ拡散源とする。そして酸化Si膜２７をCVD法
などで1μ厚に被着して被覆する（第２図ｂ）。
こののち、上方よりエツチヤント(A)を照射す
る。例えばCF4とH2をグロー放電させそのイオン
を当てる。酸化Si膜２７はこれにより方向性をも
つて蝕刻される。しかしポリSi膜２６側面の酸化
膜巾は全んど変わらない。従つてエミツタとベー
スコンタクト領域が所望距離であるように被覆時
に酸化Si膜２７厚が選ばれる。蝕刻は、その厚さ
２７と略等しく行なわれ、例えば基板（２１と２
３）上は120Å厚、側面には0.34μ厚が残された。
この蝕刻により同時にベースコンタクト孔２８が
開けられる（第２図ｃ）。
それからボロンを加速電圧70KVでイオン打込
(B)した。イオン注入直後ベース活性層２９の表面
濃度Nsは6.1×1018／cm3、ベースコンタクト領域
２９′は1.2×1018／cm3で内部の最高濃度Npは６×
1019／cm3であつた。次に1000℃、20分のN2雰囲
中熱処理を行ないn+エミツタ３０を作る為の拡
散と同時にイオン打込み後のアニールを行なつ
た。アニールはレーザー光や電子ビームによつて
行なうこともできる。熱処理は経過して２９は
Ns3.2×1018／cm3（Ｐ領域２９）Ns1.2×1019／cm3
（P+領域２９′）になり、夫々シート抵抗2KΩ／
□接合深さ0.2μ、97Ω／□、0.72μになつた（第
２図ｄ）。さらにベースコンタクト領域２９′表面
をウエツトエツチングしたのちAl膜を被着し、
これを同時にパターニングすることによりコンタ
クト孔に電極配線３１層を接続した（第２図ｅ）。
上記実施例では反応性イオン蝕刻の後ベースイ
オン打込みとアニールを行なつたがベースイオン
打込みの後イオン蝕刻しても良く、イオン蝕刻の
途中、中断して、ベースイオン打込みを行なつて
良い。さらにイオン蝕刻で全てのコンタクト孔下
の下地表面のSiを露出せず（してもよい）このよ
うに酸化Si膜２７を大部分蝕刻し、残りをウエツ
ト蝕刻することができる。実質的にベースコンタ
クト孔がイオン蝕刻によつて形成されるからであ
る。
更に第３図に示す如く、ポリSi膜２６をパター
ニング後、全体を酸化し、例えば0.1〜0.3μ程度
に熱酸化Si膜２６′を設け、その後CVD法で形成
した酸化Si膜２７を設けるようにしても良い。
第３図は、かかる方法で行なつた場合の第２図
ｄに対応した断面図である。
以上の実施例では絶縁膜として酸化Si膜２６を
用いたが、窒化Si膜、硝子膜例えばPSG膜などを
用いても良く、方向性を持つた蝕刻法として反応
性イオン蝕刻法の他、不活性ガスイオンを照射す
るスパツタ蝕刻法を用いることが出来る。
さらに、絶縁膜被覆とイオン蝕刻とを繰り返す
ことにより、被膜側面の絶縁膜巾を大きくするこ
とも可能である。又、ベース活性領域とベースコ
ンタクト領域を別々に形成しても良く、例えばボ
ロンをポリSi膜被着前にそのSi島領域全面にイオ
ン注入（ベース活性領域形成）したあと、第２図
ｂ又はｄの工程でイオン注入して全体を熱処理
し、ベースコンタクト領域２９′を形成してもよ
い。
以上説明した様に、本発明によれば被膜側面の
絶縁物をマスクとしてイオン打込みすることによ
り高濃度のベースコンタクト領域をエミツターベ
ース間容量及び耐圧（エミツタ・ベース逆方向耐
圧）を損なわない程度、所定距離までエミツタ領
域に近づけることができ、ベース抵抗も高くなく
高集積化に有効で、さらにこのベースコンタクト
領域に対してイオン蝕刻を用いて自己整合的にベ
ースコンタクト孔を開け電極配線を接続するよう
にしているので一層高集積化を促進している。
上記実施例ではnpnトランジスタについて説明
したがpnpトランジスタでも同様に適用できる。
【図面の簡単な説明】
第１図は従来例を説明するたの断面図、第２図
ａ〜ｅは本発明の実施例を説明するための断面
図、第３図は変形例を説明する為の断面図であ
る。 第２図に於いて、２１……Ｐ型Si基板、２２…
…n+型埋込み層、２３……ｎ型Si層、２４……酸
化Si層、２５……n+コレクタコンタクト領域、２
６……ポリSi膜、２７……酸化Si膜、２８……ベ
ースコンタクト孔、２９……ベース活性層、２
９′……高濃度のベースコンタクト領域、３０…
…n+エミツタ領域、３１……電極配線。

Claims (1)

    【特許請求の範囲】
  1. １ エミツタ拡散源を含んだ被膜が選択的に被着
    された半導体基板を絶縁膜で被覆する工程と、エ
    ツチヤントを上方から照射し、前記半導体基板が
    露出する迄被膜上面及び周辺の絶縁膜を方向性を
    もつて蝕刻しベースコンタクト孔を形成する工程
    と、被膜側面の絶縁膜をマスクとして基板にイオ
    ン打込みし、高濃度のベースコンタクト領域を形
    成する工程と、ベースコンタクト領域に電極配線
    を接続する工程を備えたことを特徴とする半導体
    装置の製法。
JP55132850A 1980-09-26 1980-09-26 Manufacture of semiconductor device Granted JPS5758356A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP55132850A JPS5758356A (en) 1980-09-26 1980-09-26 Manufacture of semiconductor device
EP81107436A EP0052198B1 (en) 1980-09-26 1981-09-18 Method of manufacturing semiconductor devices using self-alignment techniques
DE8181107436T DE3173316D1 (en) 1980-09-26 1981-09-18 Method of manufacturing semiconductor devices using self-alignment techniques
US06/306,223 US4398962A (en) 1980-09-26 1981-09-28 Method of controlling base contact regions by forming a blocking layer contiguous to a doped poly-si emitter source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55132850A JPS5758356A (en) 1980-09-26 1980-09-26 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS5758356A JPS5758356A (en) 1982-04-08
JPH0340501B2 true JPH0340501B2 (ja) 1991-06-19

Family

ID=15090975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55132850A Granted JPS5758356A (en) 1980-09-26 1980-09-26 Manufacture of semiconductor device

Country Status (4)

Country Link
US (1) US4398962A (ja)
EP (1) EP0052198B1 (ja)
JP (1) JPS5758356A (ja)
DE (1) DE3173316D1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752817A (en) * 1983-08-26 1988-06-21 International Business Machines Corporation High performance integrated circuit having modified extrinsic base
JPS60258964A (ja) * 1984-06-06 1985-12-20 Hitachi Ltd 半導体装置の製造方法
US5098854A (en) * 1984-07-09 1992-03-24 National Semiconductor Corporation Process for forming self-aligned silicide base contact for bipolar transistor
US5227316A (en) * 1985-01-22 1993-07-13 National Semiconductor Corporation Method of forming self aligned extended base contact for a bipolar transistor having reduced cell size
GB2188479B (en) * 1986-03-26 1990-05-23 Stc Plc Semiconductor devices
JPS62290173A (ja) * 1986-06-09 1987-12-17 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
US4974046A (en) * 1986-07-02 1990-11-27 National Seimconductor Corporation Bipolar transistor with polysilicon stringer base contact
US5063168A (en) * 1986-07-02 1991-11-05 National Semiconductor Corporation Process for making bipolar transistor with polysilicon stringer base contact
JPS63182860A (ja) * 1987-01-26 1988-07-28 Toshiba Corp 半導体装置とその製造方法
US4933295A (en) * 1987-05-08 1990-06-12 Raytheon Company Method of forming a bipolar transistor having closely spaced device regions
US4857476A (en) * 1988-01-26 1989-08-15 Hewlett-Packard Company Bipolar transistor process using sidewall spacer for aligning base insert
US5064773A (en) * 1988-12-27 1991-11-12 Raytheon Company Method of forming bipolar transistor having closely spaced device regions
US4992134A (en) * 1989-11-14 1991-02-12 Advanced Micro Devices, Inc. Dopant-independent polysilicon plasma etch
JP3333560B2 (ja) * 1992-10-23 2002-10-15 リコーエレメックス株式会社 シリコン基板のエッチング方法
US6136656A (en) * 1998-10-22 2000-10-24 International Business Machines Corporation Method to create a depleted poly MOSFET
US8791546B2 (en) * 2010-10-21 2014-07-29 Freescale Semiconductor, Inc. Bipolar transistors having emitter-base junctions of varying depths and/or doping concentrations
US9099489B2 (en) 2012-07-10 2015-08-04 Freescale Semiconductor Inc. Bipolar transistor with high breakdown voltage
US9054149B2 (en) * 2012-09-06 2015-06-09 Freescale Semiconductor, Inc. Semiconductor device with diagonal conduction path

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3753807A (en) * 1972-02-24 1973-08-21 Bell Canada Northern Electric Manufacture of bipolar semiconductor devices
US3940288A (en) * 1973-05-16 1976-02-24 Fujitsu Limited Method of making a semiconductor device
JPS51130174A (en) * 1975-05-06 1976-11-12 Matsushita Electric Ind Co Ltd Semiconductor device process
JPS5221774A (en) * 1975-08-12 1977-02-18 Nippon Telegr & Teleph Corp <Ntt> Producing system for transistor
JPS6022506B2 (ja) * 1977-01-24 1985-06-03 日本電気株式会社 半導体装置の製法
NL7703941A (nl) * 1977-04-12 1978-10-16 Philips Nv Werkwijze ter vervaardiging van een halfgelei- derinrichting en inrichting, vervaardigd door toepassing van de werkwijze.
JPS5467778A (en) * 1977-11-10 1979-05-31 Toshiba Corp Production of semiconductor device
US4190466A (en) * 1977-12-22 1980-02-26 International Business Machines Corporation Method for making a bipolar transistor structure utilizing self-passivating diffusion sources
JPS5512754A (en) * 1978-07-13 1980-01-29 Nec Corp Semiconductor device manufacturing method
US4234362A (en) * 1978-11-03 1980-11-18 International Business Machines Corporation Method for forming an insulator between layers of conductive material
US4209350A (en) * 1978-11-03 1980-06-24 International Business Machines Corporation Method for forming diffusions having narrow dimensions utilizing reactive ion etching
US4209349A (en) * 1978-11-03 1980-06-24 International Business Machines Corporation Method for forming a narrow dimensioned mask opening on a silicon body utilizing reactive ion etching
JPS5586151A (en) * 1978-12-23 1980-06-28 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor integrated circuit
US4243435A (en) * 1979-06-22 1981-01-06 International Business Machines Corporation Bipolar transistor fabrication process with an ion implanted emitter
US4211582A (en) * 1979-06-28 1980-07-08 International Business Machines Corporation Process for making large area isolation trenches utilizing a two-step selective etching technique
US4318751A (en) * 1980-03-13 1982-03-09 International Business Machines Corporation Self-aligned process for providing an improved high performance bipolar transistor

Also Published As

Publication number Publication date
EP0052198A3 (en) 1983-06-29
US4398962A (en) 1983-08-16
EP0052198A2 (en) 1982-05-26
JPS5758356A (en) 1982-04-08
EP0052198B1 (en) 1985-12-27
DE3173316D1 (en) 1986-02-06

Similar Documents

Publication Publication Date Title
KR0139805B1 (ko) 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법
US4412378A (en) Method for manufacturing semiconductor device utilizing selective masking, etching and oxidation
JPS62588B2 (ja)
JPH0251255B2 (ja)
EP0076106B1 (en) Method for producing a bipolar transistor
JP3098848B2 (ja) 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス
US4191595A (en) Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface
JPH0578173B2 (ja)
JPS62290173A (ja) 半導体集積回路装置の製造方法
JPH0241170B2 (ja)
KR910000020B1 (ko) 반도체장치의 제조방법
JPS6252950B2 (ja)
US4469535A (en) Method of fabricating semiconductor integrated circuit devices
JPH0529330A (ja) 半導体装置の製造方法
JPS6220711B2 (ja)
JPH0155585B2 (ja)
JP2576664B2 (ja) Ｎｐｎトランジスタの製造方法
JPS6122866B2 (ja)
KR940008884B1 (ko) 균일한 저항산포를 갖는 폴리저항의 제조방법
JPH0136709B2 (ja)
JPH05243249A (ja) バイポーラトランジスタの製造方法
JPH0130310B2 (ja)
JPH04216651A (ja) 半導体装置の製造方法
JPH0564457B2 (ja)
JPS6145392B2 (ja)