JPH0160158B2 - - Google Patents
Info
- Publication number
- JPH0160158B2 JPH0160158B2 JP57231550A JP23155082A JPH0160158B2 JP H0160158 B2 JPH0160158 B2 JP H0160158B2 JP 57231550 A JP57231550 A JP 57231550A JP 23155082 A JP23155082 A JP 23155082A JP H0160158 B2 JPH0160158 B2 JP H0160158B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- delay
- adder
- reverberation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10K—SOUND-PRODUCING DEVICES; METHODS OR DEVICES FOR PROTECTING AGAINST, OR FOR DAMPING, NOISE OR OTHER ACOUSTIC WAVES IN GENERAL; ACOUSTICS NOT OTHERWISE PROVIDED FOR
- G10K15/00—Acoustics not otherwise provided for
- G10K15/08—Arrangements for producing a reverberation or echo sound
- G10K15/12—Arrangements for producing a reverberation or echo sound using electronic time-delay networks
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H1/00—Details of electrophonic musical instruments
- G10H1/02—Means for controlling the tone frequencies, e.g. attack or decay; Means for producing special musical effects, e.g. vibratos or glissandos
- G10H1/06—Circuits for establishing the harmonic content of tones, or other arrangements for changing the tone colour
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H2210/00—Aspects or methods of musical processing having intrinsic musical character, i.e. involving musical theory or musical parameters or relying on musical knowledge, as applied in electrophonic musical tools or instruments
- G10H2210/155—Musical effects
- G10H2210/265—Acoustic effect simulation, i.e. volume, spatial, resonance or reverberation effects added to a musical sound, usually by appropriate filtering or delays
- G10H2210/281—Reverberation or echo
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H2250/00—Aspects of algorithms or signal processing methods without intrinsic musical character, yet specifically adapted for or used in electrophonic musical processing
- G10H2250/041—Delay lines applied to musical processing
- G10H2250/046—Delay lines applied to musical processing with intermediate taps
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S84/00—Music
- Y10S84/04—Chorus; ensemble; celeste
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S84/00—Music
- Y10S84/26—Reverberation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Reverberation, Karaoke And Other Acoustics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は残響装置に関し、特により自然で快よ
い残響信号を得ることができる残響装置を提供す
ることを目的とするものである。
い残響信号を得ることができる残響装置を提供す
ることを目的とするものである。
従来例の構成とその問題点
一般に、電気回路に自然な残響音を得るために
は、次のような条件が満足されなければならない
ことが言われている。(1)特定の周波数の残響時間
が著しく長くないこと、(2)残響過程が時間と共に
ほぼ対数的に減衰すること、(3)残響パターンにお
いて反射音の時間的密度が直接音との時間間隔の
２乗に比例して増大すること、等があげられてい
る。しかし、特に(3)の条件を電気回路で実現する
には回路の構成法、周波数特性のピーク、デイツ
プとの関係で自然な残響感が得られにくいもので
あつた。
は、次のような条件が満足されなければならない
ことが言われている。(1)特定の周波数の残響時間
が著しく長くないこと、(2)残響過程が時間と共に
ほぼ対数的に減衰すること、(3)残響パターンにお
いて反射音の時間的密度が直接音との時間間隔の
２乗に比例して増大すること、等があげられてい
る。しかし、特に(3)の条件を電気回路で実現する
には回路の構成法、周波数特性のピーク、デイツ
プとの関係で自然な残響感が得られにくいもので
あつた。
第１図は従来の残響装置を示す。第１図におい
て、信号源１からの入力信号を加算器３を介して
遅延器４に加え、この遅延器４にて所定の遅延時
間τだけ遅延された信号を帰還増幅器５を介して
上記加算器３に帰還してもとの入力信号と加算す
ることにより間接音信号８を得、この間接音信号
８を得、この間接音信号８を上記信号源１からの
直接音信号２と加算器６にて加算することによ
り、出力端子７に第２図に示すような残響信号が
得られる。第２図はその残響信号をインパルス応
答で示してある。しかしながら、上述した従来の
残響装置は間接音信号８の時間的密度が粗である
ため、より自然で快よい残響感を得にくい問題が
あつた。
て、信号源１からの入力信号を加算器３を介して
遅延器４に加え、この遅延器４にて所定の遅延時
間τだけ遅延された信号を帰還増幅器５を介して
上記加算器３に帰還してもとの入力信号と加算す
ることにより間接音信号８を得、この間接音信号
８を得、この間接音信号８を上記信号源１からの
直接音信号２と加算器６にて加算することによ
り、出力端子７に第２図に示すような残響信号が
得られる。第２図はその残響信号をインパルス応
答で示してある。しかしながら、上述した従来の
残響装置は間接音信号８の時間的密度が粗である
ため、より自然で快よい残響感を得にくい問題が
あつた。
発明の目的
本発明はこのような従来の欠点を解消するもの
であり、信号源からの入力信号を複数個の出力を
もつ遅延器に加え、この遅延器からの各出力を加
算した信号を入出力間に帰還回路を設けた遅延器
を通して出力することにより、間接音信号の時間
的密度を密となしてより自然で快よい残響感が得
られるように構成したものである。
であり、信号源からの入力信号を複数個の出力を
もつ遅延器に加え、この遅延器からの各出力を加
算した信号を入出力間に帰還回路を設けた遅延器
を通して出力することにより、間接音信号の時間
的密度を密となしてより自然で快よい残響感が得
られるように構成したものである。
発明の構成
本発明の残響装置は、遅延時間の創成にデイジ
タルメモリ素子を使用し、信号の変換手段である
アナログ・デイジタル変換、デイジタル・アナロ
グ変換方式に適応型デルタモジユレーシヨン（以
下ADMと略す）方式を使用したものである。
タルメモリ素子を使用し、信号の変換手段である
アナログ・デイジタル変換、デイジタル・アナロ
グ変換方式に適応型デルタモジユレーシヨン（以
下ADMと略す）方式を使用したものである。
実施例の説明
第３図は本発明の一実施例を示しており、第３
図において、１０は信号源、３８はADM方式変
調器、１１は複数個の出力をもつ遅延器、３９は
各出力に対応したADM方式復調器、１２は上記
遅延器１１を構成する第１の遅延素子群１１ａか
らの各出力を加算する第１加算器、１３は上記遅
延器１１を構成する第２の遅延素子群１１ｂから
の各出力を加算する第２の加算器、１４は上記第
１の加算器１２からの信号系路に対して設けた第
１の帰還制御付遅延回路であり、遅延器１４ａの
出力を可変抵抗器１４ｂを介して帰還して上記遅
延器１４ａへの入力信号と加算器１４ｃにて加算
するように構成されている。１５は上記第１の加
算器１２からの信号系路に対して設けた第２の帰
還制御付遅延回路であり、遅延器１５ａの出力を
可変抵抗器１５ｂを介して帰還して上記遅延器１
５ａへの入力信号と加算器１５ｃにて加算するよ
うに構成されている。１６は上記第２の加算器１
３からの信号系路に対して設けた第１の帰還制御
付遅延回路であり、遅延器１６ａの出力を可変抵
抗器１６ｂを介して帰還して上記遅延器１６ａへ
の入力信号と加算器１６ｃにて加算するように構
成されている。１７は上記第２の加算器１３から
の信号系路に対して設けた第２の帰還制御付遅延
回路であり、遅延器１７ａの出力を可変抵抗器１
７ｂを介して帰還して上記遅延器１７ａへの入力
信号と加算器１７ｃにて加算するように構成され
ている。１８は上記第１、第２の帰還制御付遅延
回路１４，１５，１６，１７の各出力を加算する
加算器であり、その出力つまり間接音信号が出力
端子１９に取り出されるようになつている。尚、
図示していないが上記出力端子１９に取り出され
る間接音信号は上記信号源１０からの直接音信号
と加算器にて加算されることにより、残響信号が
取り出されるようになつている。
図において、１０は信号源、３８はADM方式変
調器、１１は複数個の出力をもつ遅延器、３９は
各出力に対応したADM方式復調器、１２は上記
遅延器１１を構成する第１の遅延素子群１１ａか
らの各出力を加算する第１加算器、１３は上記遅
延器１１を構成する第２の遅延素子群１１ｂから
の各出力を加算する第２の加算器、１４は上記第
１の加算器１２からの信号系路に対して設けた第
１の帰還制御付遅延回路であり、遅延器１４ａの
出力を可変抵抗器１４ｂを介して帰還して上記遅
延器１４ａへの入力信号と加算器１４ｃにて加算
するように構成されている。１５は上記第１の加
算器１２からの信号系路に対して設けた第２の帰
還制御付遅延回路であり、遅延器１５ａの出力を
可変抵抗器１５ｂを介して帰還して上記遅延器１
５ａへの入力信号と加算器１５ｃにて加算するよ
うに構成されている。１６は上記第２の加算器１
３からの信号系路に対して設けた第１の帰還制御
付遅延回路であり、遅延器１６ａの出力を可変抵
抗器１６ｂを介して帰還して上記遅延器１６ａへ
の入力信号と加算器１６ｃにて加算するように構
成されている。１７は上記第２の加算器１３から
の信号系路に対して設けた第２の帰還制御付遅延
回路であり、遅延器１７ａの出力を可変抵抗器１
７ｂを介して帰還して上記遅延器１７ａへの入力
信号と加算器１７ｃにて加算するように構成され
ている。１８は上記第１、第２の帰還制御付遅延
回路１４，１５，１６，１７の各出力を加算する
加算器であり、その出力つまり間接音信号が出力
端子１９に取り出されるようになつている。尚、
図示していないが上記出力端子１９に取り出され
る間接音信号は上記信号源１０からの直接音信号
と加算器にて加算されることにより、残響信号が
取り出されるようになつている。
ここで、上記遅延器１１および上記遅延器１４
ａ，１５ａ，１６ａ，１７ａはランダムアクセス
メモリ、シフトレジスタ等のデイジタルメモリ素
子で構成されている。また、上記デイジタルメモ
リ素子に対する信号の入出力のためのデイジタ
ル・アナログ変換およびアナログ・デイジタル変
換はADM方式が採用されている。
ａ，１５ａ，１６ａ，１７ａはランダムアクセス
メモリ、シフトレジスタ等のデイジタルメモリ素
子で構成されている。また、上記デイジタルメモ
リ素子に対する信号の入出力のためのデイジタ
ル・アナログ変換およびアナログ・デイジタル変
換はADM方式が採用されている。
このADM方式の原理を第４図〜第６図を用い
て説明する。第４図、第５図において、帰還信号
ｙ（ｔ）は誤差信号ｅ（ｔ）＝ｘ（ｔ）−ｙ（ｔ）を最
小にするように入力信号ｘ（ｔ）を追跡する。ｅ
（ｔ）がＯまたは正になれば零交差検出器３１が
正電圧レベル＋Ｖを発生する。しかし、ｅ（ｔ）
が負のときは零交差検出器３１は負電圧レベル−
Ｖを発生する。ｘ（ｔ）とｙ（ｔ）との比較は比較
器３０でクロツク周期ごとに一回行なわれる。比
較の時点で入力信号ｘ（ｔ）の方が大きいと二進
出力Ｌ（ｔ）はその周期Ｔの間＋Ｖとなる。＋Ｖが
積分器３３で積分されて帰還信号ｙ（ｔ）は大き
くなる。この動作はｙ（ｔ）が入力信号の値を越
えるクロツク時点のやや後まで続く。そこで誤差
信号ｅ（ｔ）が負となり、Ｌ（ｔ）は＋Ｖから−Ｖ
に変化する。ここで、３２はホールド回路であ
る。このような動作が引き続き行われる。第４図
ａが変調器を示し、第４図ｂが復調器を示し、復
調器３９は局部復号器（積分器）３５と低域通過
フイルタ３６で構成される。局部復号器３５はｙ
（ｔ）を発生するが伝送誤りがなければｙ（ｔ）と
同じになる。以上はデルタモジユレーシヨン
（DM）方式の場合であるが、この方式は広帯域
にわたり、高Ｓ／Ｎを維持できない欠点がある。
その対策として、入力信号ｘ（ｔ）の傾斜して働
くアルゴリズムに２つの方法がある。１つはステ
ツプ幅１定でクロツクパルス幅を変化させる方
法。もう１つはクロツクパルス幅１定でステツプ
幅を変化させる方法である。ここでは後者の方法
をとつており、これは適応型デルタ変調方式（略
してADM）と呼ばれている。
て説明する。第４図、第５図において、帰還信号
ｙ（ｔ）は誤差信号ｅ（ｔ）＝ｘ（ｔ）−ｙ（ｔ）を最
小にするように入力信号ｘ（ｔ）を追跡する。ｅ
（ｔ）がＯまたは正になれば零交差検出器３１が
正電圧レベル＋Ｖを発生する。しかし、ｅ（ｔ）
が負のときは零交差検出器３１は負電圧レベル−
Ｖを発生する。ｘ（ｔ）とｙ（ｔ）との比較は比較
器３０でクロツク周期ごとに一回行なわれる。比
較の時点で入力信号ｘ（ｔ）の方が大きいと二進
出力Ｌ（ｔ）はその周期Ｔの間＋Ｖとなる。＋Ｖが
積分器３３で積分されて帰還信号ｙ（ｔ）は大き
くなる。この動作はｙ（ｔ）が入力信号の値を越
えるクロツク時点のやや後まで続く。そこで誤差
信号ｅ（ｔ）が負となり、Ｌ（ｔ）は＋Ｖから−Ｖ
に変化する。ここで、３２はホールド回路であ
る。このような動作が引き続き行われる。第４図
ａが変調器を示し、第４図ｂが復調器を示し、復
調器３９は局部復号器（積分器）３５と低域通過
フイルタ３６で構成される。局部復号器３５はｙ
（ｔ）を発生するが伝送誤りがなければｙ（ｔ）と
同じになる。以上はデルタモジユレーシヨン
（DM）方式の場合であるが、この方式は広帯域
にわたり、高Ｓ／Ｎを維持できない欠点がある。
その対策として、入力信号ｘ（ｔ）の傾斜して働
くアルゴリズムに２つの方法がある。１つはステ
ツプ幅１定でクロツクパルス幅を変化させる方
法。もう１つはクロツクパルス幅１定でステツプ
幅を変化させる方法である。ここでは後者の方法
をとつており、これは適応型デルタ変調方式（略
してADM）と呼ばれている。
これを用いた場合の基本的遅延器を第６図に示
した。第６図において、入力信号１０は変調器３
８で変調され１ビツトのデイジタル信号になる。
このデイジタル信号がデイジタルメモリ素子４０
に入る。デイジタルメモリ素子の書き込み、読み
込みのタイミングコントロール回路４１で入力信
号１０が遅延され、復調器３９で復調されてアナ
ログ信号３９となる。具体的に、上記第１の遅延
素子群１１ａを構成する各素子の遅延時間はτ11
＝83.2ms、τ22＝42.8ms、τ33＝18.4msで、第２の
遅延素子群１１ｂを構成する各素子の遅延時間は
τ44＝70.1ms、τ55＝29.8ms、τ66＝9.9msとなるよ
うに時間設定している。また、上記第１、第２の
加算器１２，１３からの信号系路に対してそれぞ
れ設けた第１、第２の帰還制御付遅延回路１４，
１５，１６，１７を構成する各遅延器１４ａ，１
５ａ，１６ａ，１７ａの遅延時間はτ1＝83.5ms、
τ2＝74.5ms、τ3＝63.3ms、τ4＝58.9msとなるよう
に時間設定している。
した。第６図において、入力信号１０は変調器３
８で変調され１ビツトのデイジタル信号になる。
このデイジタル信号がデイジタルメモリ素子４０
に入る。デイジタルメモリ素子の書き込み、読み
込みのタイミングコントロール回路４１で入力信
号１０が遅延され、復調器３９で復調されてアナ
ログ信号３９となる。具体的に、上記第１の遅延
素子群１１ａを構成する各素子の遅延時間はτ11
＝83.2ms、τ22＝42.8ms、τ33＝18.4msで、第２の
遅延素子群１１ｂを構成する各素子の遅延時間は
τ44＝70.1ms、τ55＝29.8ms、τ66＝9.9msとなるよ
うに時間設定している。また、上記第１、第２の
加算器１２，１３からの信号系路に対してそれぞ
れ設けた第１、第２の帰還制御付遅延回路１４，
１５，１６，１７を構成する各遅延器１４ａ，１
５ａ，１６ａ，１７ａの遅延時間はτ1＝83.5ms、
τ2＝74.5ms、τ3＝63.3ms、τ4＝58.9msとなるよう
に時間設定している。
このような構成において、信号源１０からの入
力信号は遅延器１１に入り、それぞれ異なつた遅
延時間だけ入力信号が遅延されて加算器１２，１
３に入り、加算器１２，１３の数に応じた信号が
得られる。次に前記加算器１２，１３の信号を入
力信号としてそれぞれ異なつた遅延時間を有する
遅延器１４ａ，１５ａ，１６ａ，１７ａに入り、
加算器１８で加算され、出力信号を得ると同時に
帰還用可変抵抗器１４ｂ，１５ｂ，１６ｂ，１７
ｂで帰還され、この帰還ゲインの設定により最終
的に残響音出力が出力端子１９に得られる。この
ように構成すると、遅延器１１の遅延時間間隔は
無理数になるように設定されており、その出力を
それぞれ異なる遅延時間でフイードバツクするた
め、インパルス応答でみるとパルスの時間間隔を
密にすることができる。
力信号は遅延器１１に入り、それぞれ異なつた遅
延時間だけ入力信号が遅延されて加算器１２，１
３に入り、加算器１２，１３の数に応じた信号が
得られる。次に前記加算器１２，１３の信号を入
力信号としてそれぞれ異なつた遅延時間を有する
遅延器１４ａ，１５ａ，１６ａ，１７ａに入り、
加算器１８で加算され、出力信号を得ると同時に
帰還用可変抵抗器１４ｂ，１５ｂ，１６ｂ，１７
ｂで帰還され、この帰還ゲインの設定により最終
的に残響音出力が出力端子１９に得られる。この
ように構成すると、遅延器１１の遅延時間間隔は
無理数になるように設定されており、その出力を
それぞれ異なる遅延時間でフイードバツクするた
め、インパルス応答でみるとパルスの時間間隔を
密にすることができる。
第７図は本発明の他の実施例を示しており、第
７図中、第６図に同一符号は同一の構成要件を示
す。第７図において、入力信号は遅延器２１
（τ00＝60ms）を通り、遅延１１に入る。遅延器
１１の遅延時間はτ11＝83.2ms、τ22＝42.8ms、τ33
＝18.4ms、τ44＝70.1ms、τ55＝29.8ms、τ66＝
9.9msとなるように時間設定されており、この時
間設定で加算器１２，１３で加算され、この信号
が帰還制御付遅延回路１４，１５，１６，１７で
フイードバツクされる。具体的に各帰還制御付遅
延回路１４，１５，１６，１７の各遅延器１４
ａ，１５ａ，１６ａ，１７ａの遅延時間はτ1＝
73.0ms、τ2＝60ms、τ3＝52.5ms、T4＝45.2msと
なるように時間設定されており、この時間設定で
残響時間が変化するものである。
７図中、第６図に同一符号は同一の構成要件を示
す。第７図において、入力信号は遅延器２１
（τ00＝60ms）を通り、遅延１１に入る。遅延器
１１の遅延時間はτ11＝83.2ms、τ22＝42.8ms、τ33
＝18.4ms、τ44＝70.1ms、τ55＝29.8ms、τ66＝
9.9msとなるように時間設定されており、この時
間設定で加算器１２，１３で加算され、この信号
が帰還制御付遅延回路１４，１５，１６，１７で
フイードバツクされる。具体的に各帰還制御付遅
延回路１４，１５，１６，１７の各遅延器１４
ａ，１５ａ，１６ａ，１７ａの遅延時間はτ1＝
73.0ms、τ2＝60ms、τ3＝52.5ms、T4＝45.2msと
なるように時間設定されており、この時間設定で
残響時間が変化するものである。
尚、上述した実施例ではフイードバツク系の遅
延器は４個用いているが、コストとの関係で増減
できる。この場合、遅延器の時間（τ1、τ2、…
…、τo）の時間関係は１：0.9（±0.02）：0.8（±
0.02）：0.7（±0.02）：0.6（±0.02）：0.5（±0.02
）…
…が最適であり、この比率関係を満足するように
設定するとよい。第８図はコストダウンのために
フイードバツク系を遅延器１１の各出力系毎に１
個設けた例であり、遅延時間は第７図の場合と同
じ値としている。第９図は遅延器１１の各出力を
加算して１信号として構成した場合である。尚、
第７図〜第９図において、遅延器２１としてのデ
イジタル遅延素子はRAM（ランダムアクセスメ
モリ）を使用している。又、遅延器１１からの多
くの出力を一度に加算し、フイードバツクする場
合、周波数特性上でコムフイルタ（くし形フイル
タ）の形状を呈し、大きなピーク、デイツプを生
ずることのないように時間設定の影響を除去する
ことが必要である。
延器は４個用いているが、コストとの関係で増減
できる。この場合、遅延器の時間（τ1、τ2、…
…、τo）の時間関係は１：0.9（±0.02）：0.8（±
0.02）：0.7（±0.02）：0.6（±0.02）：0.5（±0.02
）…
…が最適であり、この比率関係を満足するように
設定するとよい。第８図はコストダウンのために
フイードバツク系を遅延器１１の各出力系毎に１
個設けた例であり、遅延時間は第７図の場合と同
じ値としている。第９図は遅延器１１の各出力を
加算して１信号として構成した場合である。尚、
第７図〜第９図において、遅延器２１としてのデ
イジタル遅延素子はRAM（ランダムアクセスメ
モリ）を使用している。又、遅延器１１からの多
くの出力を一度に加算し、フイードバツクする場
合、周波数特性上でコムフイルタ（くし形フイル
タ）の形状を呈し、大きなピーク、デイツプを生
ずることのないように時間設定の影響を除去する
ことが必要である。
発明の効果
以上、詳述したように本発明によれば、信号源
からの入力信号を遅延器に加え、デジタル信号に
変換し、その信号をデジタルメモリに加え、一つ
又は複数個の異つた遅延時間を創成し、その出力
をアナログ信号に変換して加算する手段と、加算
器からの出力信号をデジタル信号に変換し、デジ
タルメモリによりデジタル遅延を創成しアナログ
信号に変換される遅延器の入出力間に遅延回路を
設けた遅延器を通して出力するように構成し、さ
らに各遅延器からの出力を加算し、残響音として
構成したので、間接音信号の時間的密度をより密
となしてより自然で快よい残響感を得ることがで
きる利点を有するものである。
からの入力信号を遅延器に加え、デジタル信号に
変換し、その信号をデジタルメモリに加え、一つ
又は複数個の異つた遅延時間を創成し、その出力
をアナログ信号に変換して加算する手段と、加算
器からの出力信号をデジタル信号に変換し、デジ
タルメモリによりデジタル遅延を創成しアナログ
信号に変換される遅延器の入出力間に遅延回路を
設けた遅延器を通して出力するように構成し、さ
らに各遅延器からの出力を加算し、残響音として
構成したので、間接音信号の時間的密度をより密
となしてより自然で快よい残響感を得ることがで
きる利点を有するものである。
第１図は従来の残響装置のブロツク図、第２図
は同装置のインパルス応答を示す波形図、第３図
は本発明の残響装置の一実施例を示すブロツク
図、第４図ａはADM方式の変調器の原理図、第
４図ｂは復調器の原理図、第５図は入力波形、出
力波形の応答例を示す信号波形図、第６図は
ADM方式による遅延器のブロツク図、第７図、
第８図および第９図は同装置の他の実施例を示す
ブロツク図である。 １０……信号源、１１……複数個の出力をもつ
遅延器、１２，１３……加算器、１４，１５，１
６，１７……帰還制御付回路、１８……加算器、
１９……出力信号、２１……遅延器、３８……
ADM方式変調器、３９……ADM方式復調器、
４０……デイジタルメモリ素子、４１……タイミ
ングコントロール回路。
は同装置のインパルス応答を示す波形図、第３図
は本発明の残響装置の一実施例を示すブロツク
図、第４図ａはADM方式の変調器の原理図、第
４図ｂは復調器の原理図、第５図は入力波形、出
力波形の応答例を示す信号波形図、第６図は
ADM方式による遅延器のブロツク図、第７図、
第８図および第９図は同装置の他の実施例を示す
ブロツク図である。 １０……信号源、１１……複数個の出力をもつ
遅延器、１２，１３……加算器、１４，１５，１
６，１７……帰還制御付回路、１８……加算器、
１９……出力信号、２１……遅延器、３８……
ADM方式変調器、３９……ADM方式復調器、
４０……デイジタルメモリ素子、４１……タイミ
ングコントロール回路。
Claims (1)
- 【特許請求の範囲】 １ 信号源からのアナログ入力信号を適応型デル
タ変調方式により１ビツトのデイジタル信号に変
調し、前記変換信号をデイジタルメモリ素子に加
え、前記デイジタルメモリ素子の出力のタイミン
グをコントロールすることにより、１個又は複数
個の異なつた遅延時間を創成すると共に前記デイ
ジタルメモリ素子からの各出力を適応型デルタ復
調方式によりアナログ信号に復調し、この復調さ
れたアナログ出力信号を１個又は複数個の加算器
によつて加算して１個又は複数個の出力信号を出
力する第１手段と、この第１手段を構成する加算
器からの出力信号を入力信号とし、適応型デルタ
変調方式により１ビツトのデイジタル信号に変調
してデイジタルメモリ素子によりデイジタル遅延
し、適応型デルタ復調方式でアナログ信号に復調
することにより構成される遅延器の入出力間に帰
還回路を設けた複数個の帰還制御付遅延回路に信
号を加え、それぞれ異なつた遅延時間でフイード
バツクする第２手段と、この第２手段を構成する
遅延器からの各出力を加算して残響音としての間
接音信号を取り出す第３手段を備えてなる残響装
置。 ２ 第２の手段は第１手段を構成する加算器から
の１個の出力信号に対して複数個並列に接続した
ことを特徴とする特許請求の範囲第１項記載の残
響装置。 ３ 第１手段を構成する加算器は複数個の遅延器
からの各出力と別設の遅延器からの出力を加算し
て出力するように構成したことを特徴とする特許
請求の範囲第１項記載の残響装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57231550A JPS59121094A (ja) | 1982-12-27 | 1982-12-27 | 残響装置 |
| US06/565,555 US4584701A (en) | 1982-12-27 | 1983-12-27 | Reverberator having tapped and recirculating delay lines |
| EP83308001A EP0115215B1 (en) | 1982-12-27 | 1983-12-29 | Reverberator having tapped and recirculating delay lines |
| DE8383308001T DE3375530D1 (en) | 1982-12-27 | 1983-12-29 | Reverberator having tapped and recirculating delay lines |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57231550A JPS59121094A (ja) | 1982-12-27 | 1982-12-27 | 残響装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59121094A JPS59121094A (ja) | 1984-07-12 |
| JPH0160158B2 true JPH0160158B2 (ja) | 1989-12-21 |
Family
ID=16925246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57231550A Granted JPS59121094A (ja) | 1982-12-27 | 1982-12-27 | 残響装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4584701A (ja) |
| EP (1) | EP0115215B1 (ja) |
| JP (1) | JPS59121094A (ja) |
| DE (1) | DE3375530D1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5129004A (en) * | 1984-11-12 | 1992-07-07 | Nissan Motor Company, Limited | Automotive multi-speaker audio system with different timing reproduction of audio sound |
| JPS6199198U (ja) * | 1984-11-30 | 1986-06-25 | ||
| US5050216A (en) * | 1985-09-13 | 1991-09-17 | Casio Computer Co., Ltd. | Effector for electronic musical instrument |
| JPS62157000U (ja) * | 1986-03-07 | 1987-10-05 | ||
| US4727581A (en) * | 1986-04-17 | 1988-02-23 | Acoustic Angels Corporation | Method and apparatus for increasing perceived reverberant field diffusion |
| JPH01149611A (ja) * | 1987-12-07 | 1989-06-12 | Matsushita Electric Ind Co Ltd | 連続可変遅廷装置 |
| JP2591198B2 (ja) * | 1989-12-12 | 1997-03-19 | ヤマハ株式会社 | 電子楽器 |
| JP2508339B2 (ja) * | 1990-02-14 | 1996-06-19 | ヤマハ株式会社 | 楽音波形信号形成装置 |
| JP2841257B2 (ja) * | 1992-09-28 | 1998-12-24 | 株式会社河合楽器製作所 | 残響付加装置 |
| FR2720539B1 (fr) * | 1995-05-19 | 1997-01-03 | Ibm | Système de réverbération audio numérique en temps réel. |
| US6091824A (en) * | 1997-09-26 | 2000-07-18 | Crystal Semiconductor Corporation | Reduced-memory early reflection and reverberation simulator and method |
| JP3397116B2 (ja) * | 1998-01-27 | 2003-04-14 | ヤマハ株式会社 | 音響効果付与装置 |
| US6260053B1 (en) | 1998-12-09 | 2001-07-10 | Cirrus Logic, Inc. | Efficient and scalable FIR filter architecture for decimation |
| US6147631A (en) * | 1998-12-09 | 2000-11-14 | Cirrus Logic, Inc. | Input sampling structure for delta-sigma modulator |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3806806A (en) * | 1972-11-20 | 1974-04-23 | Bell Telephone Labor Inc | Adaptive data modulator |
| US3878465A (en) * | 1972-12-15 | 1975-04-15 | Univ Sherbrooke | Instantaneous adaptative delta modulation system |
| US4184047A (en) * | 1977-06-22 | 1980-01-15 | Langford Robert H | Audio signal processing system |
| US4215242A (en) * | 1978-12-07 | 1980-07-29 | Norlin Industries, Inc. | Reverberation system |
| JPS5850595A (ja) * | 1981-09-22 | 1983-03-25 | ヤマハ株式会社 | 効果付加装置 |
-
1982
- 1982-12-27 JP JP57231550A patent/JPS59121094A/ja active Granted
-
1983
- 1983-12-27 US US06/565,555 patent/US4584701A/en not_active Expired - Fee Related
- 1983-12-29 DE DE8383308001T patent/DE3375530D1/de not_active Expired
- 1983-12-29 EP EP83308001A patent/EP0115215B1/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| US4584701A (en) | 1986-04-22 |
| EP0115215A2 (en) | 1984-08-08 |
| EP0115215A3 (en) | 1985-04-03 |
| JPS59121094A (ja) | 1984-07-12 |
| DE3375530D1 (en) | 1988-03-03 |
| EP0115215B1 (en) | 1988-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0160158B2 (ja) | ||
| KR930011007B1 (ko) | 음정변환장치 | |
| CA1053373A (en) | Differential pulse coded system using shift register companding | |
| US4136398A (en) | Digital filter having coefficient number generator | |
| US4868572A (en) | Circuit arrangement for converting digital sound-signal values into an analog sound signal | |
| JP3304826B2 (ja) | フローティング型ａ／ｄ変換器 | |
| US4101881A (en) | Multiple state responsive delta-sigma converter and delay line | |
| US3992582A (en) | Reverberation sound producing apparatus | |
| US4616271A (en) | Digital audio system with automatic fade in and fade out operations | |
| JPS588777B2 (ja) | デルタ変調装置 | |
| US4573135A (en) | Digital lowpass filter having controllable gain | |
| KR101088060B1 (ko) | 디지털 스위칭 전력 증폭기 | |
| JPS62169592A (ja) | サンプリング信号位相補正装置 | |
| US4403245A (en) | Method and circuit for time-correction of digital switching signals | |
| JPS5945306B2 (ja) | デイジタル・アナログ変換装置 | |
| JPH057903B2 (ja) | ||
| JPH0590899A (ja) | デイジタル音声信号の周波数応答に作用する回路装置 | |
| JPH0537819A (ja) | 振幅制御回路 | |
| GB2066628A (en) | Circuit arrangement for transmitting binary data elements as two tone frequences | |
| US4039955A (en) | Receiver for the reception of signals transmitted by delta modulation | |
| GB2080073A (en) | Time correcting a digital switching signal | |
| NL8200453A (nl) | Karakteristiekregelstelsel voor een digitale egaliseerinrichting. | |
| SU818005A1 (ru) | Амплитудно-импульсный преобразова-ТЕль | |
| SU1478344A1 (ru) | Устройство адаптивного приема дискретных сигналов | |
| JPH0730426A (ja) | Ｄ／ａ変換装置 |