JPH0160965B2 - - Google Patents
Info
- Publication number
- JPH0160965B2 JPH0160965B2 JP8430183A JP8430183A JPH0160965B2 JP H0160965 B2 JPH0160965 B2 JP H0160965B2 JP 8430183 A JP8430183 A JP 8430183A JP 8430183 A JP8430183 A JP 8430183A JP H0160965 B2 JPH0160965 B2 JP H0160965B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- emitter
- whose
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
- H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
- H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/217—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半波整流回路に係り、特に高精度で周
波数特性のよい半波整流回路に関するものである 〔従来技術〕 従来、正弦波を半波整流して出力する回路とし
ては種々提案されているが、何れも回路構成が複
雑で、周波数特性が悪いという欠点があつた。ま
た、抵抗素子が多くこれに伴つて消費電力が多く
なり、集積回路化が困難であつた。
波数特性のよい半波整流回路に関するものである 〔従来技術〕 従来、正弦波を半波整流して出力する回路とし
ては種々提案されているが、何れも回路構成が複
雑で、周波数特性が悪いという欠点があつた。ま
た、抵抗素子が多くこれに伴つて消費電力が多く
なり、集積回路化が困難であつた。
本発明は以上の点に鑑み、このような問題を解
決すると共にかかる欠点を除去すべくなされたも
ので、その目的は簡単な回路構成にて高精度で周
波数特性がよく、しかも抵抗素子が少なく低消費
電力であり、集積回路化が容易な半波整流回路を
提供することにある。
決すると共にかかる欠点を除去すべくなされたも
ので、その目的は簡単な回路構成にて高精度で周
波数特性がよく、しかも抵抗素子が少なく低消費
電力であり、集積回路化が容易な半波整流回路を
提供することにある。
このような目的を達成するため、本発明は第１
と第２および第３のカレントミラー回路と、周波
数特性改善のためのスピードアツプダイオードと
を設け、このダイオードを上記第３のカレントミ
ラー回路に接続するようにしたものである。
と第２および第３のカレントミラー回路と、周波
数特性改善のためのスピードアツプダイオードと
を設け、このダイオードを上記第３のカレントミ
ラー回路に接続するようにしたものである。
以下、図面に基づき本発明の実施例を詳細に説
明する。
明する。
まず、実施例を説明するまえに、本発明の理解
を容易にするため本発明の等価回路を第１図に示
し説明する。
を容易にするため本発明の等価回路を第１図に示
し説明する。
この第１図において、INは正弦波信号が印加
される入力端子、OUTは出力信号が得られる出
力端子である。そして、Ａは演算増幅器で、その
非反転入力端（＋）はコンデンサＣを介して入力
端子INに接続され、反転入力端（−）は整流素
子（ダイオード）D1を順方向に介して演算増幅
器Ａの出力端に接続されると共に、抵抗R1を介
して出力端子OUTに接続され、この演算増幅器
Ａの出力端は整流素子（ダイオード）D2を順方
向に介して出力端子OUTに接続されている。ま
た、この出力端子OUTは抵抗R2を介して接地さ
れている。
される入力端子、OUTは出力信号が得られる出
力端子である。そして、Ａは演算増幅器で、その
非反転入力端（＋）はコンデンサＣを介して入力
端子INに接続され、反転入力端（−）は整流素
子（ダイオード）D1を順方向に介して演算増幅
器Ａの出力端に接続されると共に、抵抗R1を介
して出力端子OUTに接続され、この演算増幅器
Ａの出力端は整流素子（ダイオード）D2を順方
向に介して出力端子OUTに接続されている。ま
た、この出力端子OUTは抵抗R2を介して接地さ
れている。
このように構成された第１図の等価回路におい
て、入力端子INに印加された正弦波信号はダイ
オードD1により整流され、入力の正の半サイク
ルのみ出力端子OUTに得られる。第２図はその
入出力特性を示す特性図で、ａは入力端子INに
印加される正弦波信号の波形を示したものであ
り、ｂは出力端子OUTに得られる出力信号の波
形を示したものである。
て、入力端子INに印加された正弦波信号はダイ
オードD1により整流され、入力の正の半サイク
ルのみ出力端子OUTに得られる。第２図はその
入出力特性を示す特性図で、ａは入力端子INに
印加される正弦波信号の波形を示したものであ
り、ｂは出力端子OUTに得られる出力信号の波
形を示したものである。
第３図は本発明による半波整流回路の一実施例
を示す回路図である。
を示す回路図である。
図において、１は非反転入力端子で、この入力
端子はコンデンサＣを介して信号源SGに接続さ
れている。２は反転入力端子で、この入力端子は
抵抗R1を介して出力端子３に接続されている。
そして、この出力端子３は出力信号が得られる端
子で、抵抗R2を介して接地されている。４は電
源の正極側VCCに接続された電源端子、５は電源
の負極側VEEに接続された電源端子である。
端子はコンデンサＣを介して信号源SGに接続さ
れている。２は反転入力端子で、この入力端子は
抵抗R1を介して出力端子３に接続されている。
そして、この出力端子３は出力信号が得られる端
子で、抵抗R2を介して接地されている。４は電
源の正極側VCCに接続された電源端子、５は電源
の負極側VEEに接続された電源端子である。
Q1，Q2はベースおよびエミツタをそれぞれ共
通接続し、そのエミツタを電源端子４に接続した
PNPトランジスタで、これらは第１のカレント
ミラー回路を構成している。Q3はベースを非反
転入力端子１に接続したNPNトランジスタで、
そのコレクタはPNPトランジスタQ1のコレクタ
およびベースに接続されている。Q4，Q5はベー
スおよびエミツタをそれぞれ共通接続し、そのエ
ミツタを電源端子４に接続したPNPトランジス
タで、これらは第２のカレントミラー回路を構成
している。Q6はベースを反転入力端子２に接続
したNPNトランジスタで、そのコレクタはPNP
トランジスタQ5のコレクタおよびベースに接続
され、このNPNトランジスタQ6のエミツタは
NPNトランジスタQ3のエミツタに接続されると
共に、定電流源CCSを介して電源端子５に接続さ
れている。
通接続し、そのエミツタを電源端子４に接続した
PNPトランジスタで、これらは第１のカレント
ミラー回路を構成している。Q3はベースを非反
転入力端子１に接続したNPNトランジスタで、
そのコレクタはPNPトランジスタQ1のコレクタ
およびベースに接続されている。Q4，Q5はベー
スおよびエミツタをそれぞれ共通接続し、そのエ
ミツタを電源端子４に接続したPNPトランジス
タで、これらは第２のカレントミラー回路を構成
している。Q6はベースを反転入力端子２に接続
したNPNトランジスタで、そのコレクタはPNP
トランジスタQ5のコレクタおよびベースに接続
され、このNPNトランジスタQ6のエミツタは
NPNトランジスタQ3のエミツタに接続されると
共に、定電流源CCSを介して電源端子５に接続さ
れている。
Q7はコレクタを電源端子４に接続し、エミツ
タをPNPトランジスタQ2のコレクタに接続した
NPNトランジスタで、このNPNトランジスタ
Q7は第１図に示す整流素子（ダイオード）D1に
対応する。
タをPNPトランジスタQ2のコレクタに接続した
NPNトランジスタで、このNPNトランジスタ
Q7は第１図に示す整流素子（ダイオード）D1に
対応する。
Q8はベースを出力端子３に接続し、エミツタ
をNPNトランジスタQ7のベースに接続すると共
にPNPトランジスタQ4のコレクタに接続した
PNPトランジスタ、Q9はコレクタをPNPトラン
ジスタQ2のコレクタに接続しエミツタを電源端
子５に接続したNPNトランジスタ、Q10はコレク
タをPNPトランジスタQ4のコレクタに接続しエ
ミツタを電源端子５に接続しベースをNPNトラ
ンジスタQ9のベースおよびPNPトランジスタQ8
のコレクタに接続したNPNトランジスタで、こ
のNPNトランジスタQ10はPNPトランジスタQ8
およびNPNトランジスタQ9と共に第３のカレン
トミラー回路を構成している。
をNPNトランジスタQ7のベースに接続すると共
にPNPトランジスタQ4のコレクタに接続した
PNPトランジスタ、Q9はコレクタをPNPトラン
ジスタQ2のコレクタに接続しエミツタを電源端
子５に接続したNPNトランジスタ、Q10はコレク
タをPNPトランジスタQ4のコレクタに接続しエ
ミツタを電源端子５に接続しベースをNPNトラ
ンジスタQ9のベースおよびPNPトランジスタQ8
のコレクタに接続したNPNトランジスタで、こ
のNPNトランジスタQ10はPNPトランジスタQ8
およびNPNトランジスタQ9と共に第３のカレン
トミラー回路を構成している。
Q11はベースをPNPトランジスタQ2のコレクタ
に接続したNPNトランジスタで、そのコレクタ
は電源端子VCCに接続され、エミツタは出力端子
３に接続されている。そして、このNPNトラン
ジスタQ11は第１図に示す整流素子（ダイオー
ド）D2に対応する。
に接続したNPNトランジスタで、そのコレクタ
は電源端子VCCに接続され、エミツタは出力端子
３に接続されている。そして、このNPNトラン
ジスタQ11は第１図に示す整流素子（ダイオー
ド）D2に対応する。
つぎにこの第３図に示す実施例の動作を説明す
る。
る。
まず、非反転入力端子１に信号源SGからの正
弦波信号を入力した場合には、その正弦波の正の
半サイクルの印加時にNPNトランジスタQ3がオ
ンし、これに伴つてPNPトランジスタQ1，Q2は
オン状態に移行する。このPNPトランジスタQ2
がオンするとNPNトランジスタQ11がオンし、出
力端子３に出力が取り出される。また、これと同
時に、出力端子３から抵抗R1を介して反転入力
端子２に正の半サイクルの信号が印加されるの
で、NPNトランジスタQ6はオンし、これに伴つ
てPNPトランジスタQ4，Q5はともにオン状態に
移行する。
弦波信号を入力した場合には、その正弦波の正の
半サイクルの印加時にNPNトランジスタQ3がオ
ンし、これに伴つてPNPトランジスタQ1，Q2は
オン状態に移行する。このPNPトランジスタQ2
がオンするとNPNトランジスタQ11がオンし、出
力端子３に出力が取り出される。また、これと同
時に、出力端子３から抵抗R1を介して反転入力
端子２に正の半サイクルの信号が印加されるの
で、NPNトランジスタQ6はオンし、これに伴つ
てPNPトランジスタQ4，Q5はともにオン状態に
移行する。
つぎに、正弦波の次の負の半サイクルでは
NPNトランジスタQ3はオフし、これに伴つて
PNPトランジスタQ1，Q2もオフの状態に移行す
る。これと同時に、NPNトランジスタQ6もオフ
の状態に移行し、これに伴つてPNPトランジス
タQ4，Q5はオフし、PNPトランジスタQ2，Q4の
コレクタ電位は負に振られる。そして、この時点
より次の半サイクルへ向かう過渡時に、NPNト
ランジスタQ7がない場合には、PNPトランジス
タQ2とPNPトランジスタQ4との電位関係に遅れ
が生じるため、追従性が悪く、周波数特性が劣化
する。
NPNトランジスタQ3はオフし、これに伴つて
PNPトランジスタQ1，Q2もオフの状態に移行す
る。これと同時に、NPNトランジスタQ6もオフ
の状態に移行し、これに伴つてPNPトランジス
タQ4，Q5はオフし、PNPトランジスタQ2，Q4の
コレクタ電位は負に振られる。そして、この時点
より次の半サイクルへ向かう過渡時に、NPNト
ランジスタQ7がない場合には、PNPトランジス
タQ2とPNPトランジスタQ4との電位関係に遅れ
が生じるため、追従性が悪く、周波数特性が劣化
する。
これに対し、NPNトランジスタQ7が存在する
と、このNPNトランジスタQ7のオンにより、常
にVCQ2＜VCQ4という関係が保たれ、正の半サイク
ルへ向う時点で、PNPトランジスタQ4のコレク
タ電位上昇が速くなり、周波数特性が改善される
という利点をもつ。なお、上記VCQ2およびVCQ4は
それぞれPNPトランジスタQ2およびPNPトラン
ジスタQ4のコレクタ電位である。
と、このNPNトランジスタQ7のオンにより、常
にVCQ2＜VCQ4という関係が保たれ、正の半サイク
ルへ向う時点で、PNPトランジスタQ4のコレク
タ電位上昇が速くなり、周波数特性が改善される
という利点をもつ。なお、上記VCQ2およびVCQ4は
それぞれPNPトランジスタQ2およびPNPトラン
ジスタQ4のコレクタ電位である。
また、回路動作上、安定時にはPNPトランジ
スタQ8の働きにより、PNPトランジスタQ2と
PNPトランジスタQ4のコレクタ電位は同じにな
る。
スタQ8の働きにより、PNPトランジスタQ2と
PNPトランジスタQ4のコレクタ電位は同じにな
る。
つまり、出力端子３側から見ると、PNPトラ
ンジスタQ4のコレクタ電位VCQ4は出力電位をVO
とすると、 VCQ4＝VO＋VBEQ8 で表わされ、また、同様に、 VCQ2＝VO＋VBEQ11 で表わされる。ここで、VBEQ8およびVBEQ11は
PNPトランジスタQ8のベース・エミツタ間電位
およびNPNトランジスタQ11のベース・エミツタ
間電位である。
ンジスタQ4のコレクタ電位VCQ4は出力電位をVO
とすると、 VCQ4＝VO＋VBEQ8 で表わされ、また、同様に、 VCQ2＝VO＋VBEQ11 で表わされる。ここで、VBEQ8およびVBEQ11は
PNPトランジスタQ8のベース・エミツタ間電位
およびNPNトランジスタQ11のベース・エミツタ
間電位である。
そして、
VBEQ8VBEQ11
より
VCQ4VCQ2
となり、NPNトランジスタQ7のベース・エミツ
タ間電位VBEQ7はほぼ零となり、安定期にはNPN
トランジスタQ7は働かず、このNPNトランジス
タQ7による実効的な動作の制約を受けない。
タ間電位VBEQ7はほぼ零となり、安定期にはNPN
トランジスタQ7は働かず、このNPNトランジス
タQ7による実効的な動作の制約を受けない。
なお、上記第３図に示す実施例においては、
NPN入力タイプの場合を例にとつて説明したが、
本発明はこれに限定されるものではなく、PNP
入力タイプの場合も同様である。また、整流素子
D1としてNPNトランジスタを用いた場合を例に
とつて説明したが、本発明はこれに限定されるも
のではなく、どのようなPN接合のものでもよ
い。
NPN入力タイプの場合を例にとつて説明したが、
本発明はこれに限定されるものではなく、PNP
入力タイプの場合も同様である。また、整流素子
D1としてNPNトランジスタを用いた場合を例に
とつて説明したが、本発明はこれに限定されるも
のではなく、どのようなPN接合のものでもよ
い。
以上の説明から明らかなように、本発明によれ
ば、複雑な手段を用いることなく、第１〜第３の
カレントミラー回路とスピードアツプ用の整流素
子を設けるという簡単な構成によつて高性能な半
波整流回路が得られ、しかも、抵抗素子が少なく
てすむため、低消費電力であり、集積回路化が容
易であるので、実用上の効果は極めて大である。
ば、複雑な手段を用いることなく、第１〜第３の
カレントミラー回路とスピードアツプ用の整流素
子を設けるという簡単な構成によつて高性能な半
波整流回路が得られ、しかも、抵抗素子が少なく
てすむため、低消費電力であり、集積回路化が容
易であるので、実用上の効果は極めて大である。
第１図は本発明の等価回路図、第２図は第１図
の等価回路における入出力特性図、第３図は本発
明による半波整流回路の一実施例を示す回路図で
ある。 Q1，Q2……PNPトランジスタ、Q3……NPN
トランジスタ、Q4，Q5……PNPトランジスタ、
Q6，Q7……NPNトランジスタ、Q8……PNPト
ランジスタ、Q9〜Q11……NPNトランジスタ、
CCS……定電流源。
の等価回路における入出力特性図、第３図は本発
明による半波整流回路の一実施例を示す回路図で
ある。 Q1，Q2……PNPトランジスタ、Q3……NPN
トランジスタ、Q4，Q5……PNPトランジスタ、
Q6，Q7……NPNトランジスタ、Q8……PNPト
ランジスタ、Q9〜Q11……NPNトランジスタ、
CCS……定電流源。
Claims (1)
- １ ベースおよびエミツタをそれぞれ共通接続し
そのエミツタを電源の正極側に接続してなる同極
性の第１および第２のトランジスタによつて構成
される第１のカレントミラー回路と、コレクタが
前記第１のトランジスタのコレクタに接続されか
つベースに入力信号が供給される異極性の第３の
トランジスタと、ベースおよびエミツタをそれぞ
れ共通接続しそのエミツタを前記電源の正極側に
接続してなる同極性の第４および第５のトランジ
スタによつて構成される第２のカレントミラー回
路と、コレクタが前記第５のトランジスタのコレ
クタに接続されエミツタが前記第３のトランジス
タのエミツタに接続されると共に定電流源を介し
て前記電源の負極側に接続されベースに出力信号
が供給される異極性の第６のトランジスタと、コ
レクタが前記電源の正極側に接続されエミツタが
前記第２のトランジスタのコレクタに接続されベ
ースが前記第４のトランジスタのコレクタに接続
された異極性の第７のトランジスタと、エミツタ
が前記第４のトランジスタのコレクタに接続され
た同極性の第８のトランジスタとコレクタが前記
第２のトランジスタのコレクタに接続されエミツ
タが前記電源の負極側に接続されベースが前記第
８のトランジスタのコレクタに接続された異極性
の第９のトランジスタおよびコレクタが前記第４
のトランジスタのコレクタに接続されエミツタが
前記電源の負極側に接続されベースが前記第８の
トランジスタのコレクタに接続した異極性の第10
のトランジスタとによつて構成される第３のカレ
ントミラー回路と、コレクタが前記電源の正極側
に接続されエミツタが出力端子に接続されベース
が前記第２のトランジスタのコレクタに接続され
た異極性の第11のトランジスタとによつて構成さ
れたことを特徴とする半波整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8430183A JPS59209072A (ja) | 1983-05-12 | 1983-05-12 | 半波整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8430183A JPS59209072A (ja) | 1983-05-12 | 1983-05-12 | 半波整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59209072A JPS59209072A (ja) | 1984-11-27 |
| JPH0160965B2 true JPH0160965B2 (ja) | 1989-12-26 |
Family
ID=13826651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8430183A Granted JPS59209072A (ja) | 1983-05-12 | 1983-05-12 | 半波整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59209072A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10717416B2 (en) | 2014-07-16 | 2020-07-21 | Murakami Corporation | Washer fluid heating device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100719888B1 (ko) | 2006-10-12 | 2007-05-18 | 주식회사 백산공영 | 지반강도를 향상시키기 위한 지반보강 시공방법 |
-
1983
- 1983-05-12 JP JP8430183A patent/JPS59209072A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10717416B2 (en) | 2014-07-16 | 2020-07-21 | Murakami Corporation | Washer fluid heating device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59209072A (ja) | 1984-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0160965B2 (ja) | ||
| JPS5951178B2 (ja) | パルス信号制御回路 | |
| JPH0718176Y2 (ja) | 整流回路 | |
| JPH026684Y2 (ja) | ||
| JPS591236U (ja) | 高圧パルス発生回路 | |
| JPS5936039Y2 (ja) | スイッチング回路 | |
| JPS584253Y2 (ja) | バツフア増幅器 | |
| JPS5967018U (ja) | バイアス回路 | |
| JPH0537549Y2 (ja) | ||
| JPS5963714U (ja) | 定電流回路 | |
| JPS62158933U (ja) | ||
| JPS5931061U (ja) | 全波整流回路 | |
| JPS6087017U (ja) | 電圧リミツト付定電流回路 | |
| JPS6053065U (ja) | 電圧比較回路 | |
| JPS60134326U (ja) | 高耐圧直流スイツチング回路 | |
| JPS6079820U (ja) | 電流ミラ−回路 | |
| JPS6030635U (ja) | フリップフロップ回路 | |
| JPS6271913U (ja) | ||
| JPS6076414U (ja) | 定電圧回路 | |
| JPS5988756U (ja) | 逆相加算増幅器 | |
| JPS60652U (ja) | 最高電圧選択回路 | |
| JPS611913U (ja) | 電圧フオロア回路 | |
| JPS5967017U (ja) | バイアス回路 | |
| JPH0831786B2 (ja) | ドライバ回路 | |
| JPH0469924U (ja) |