JPH0718176Y2 - 整流回路 - Google Patents
整流回路Info
- Publication number
- JPH0718176Y2 JPH0718176Y2 JP1932489U JP1932489U JPH0718176Y2 JP H0718176 Y2 JPH0718176 Y2 JP H0718176Y2 JP 1932489 U JP1932489 U JP 1932489U JP 1932489 U JP1932489 U JP 1932489U JP H0718176 Y2 JPH0718176 Y2 JP H0718176Y2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- current
- output
- transistor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Rectifiers (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、低電圧で動作する全波整流回路に関し、特に
正常な波形の全波整流出力を得ることができるようにし
た整流回路に関する。
正常な波形の全波整流出力を得ることができるようにし
た整流回路に関する。
最低で0.9vのドライバッテリーで動作する全波整流回路
として、第２図に示す回路がある。この回路は、入力端
子INに印加した正弦波電圧を点Ａ、Ｂに逆相電流、同相
電流として出力するバッファ１、そのバッファ１の出力
により点Ｃの電位を振る出力部２、及びその出力部２の
点Ｃの電位出力により整流動作して整流出力電流I0を得
る整流部３から構成されている。
として、第２図に示す回路がある。この回路は、入力端
子INに印加した正弦波電圧を点Ａ、Ｂに逆相電流、同相
電流として出力するバッファ１、そのバッファ１の出力
により点Ｃの電位を振る出力部２、及びその出力部２の
点Ｃの電位出力により整流動作して整流出力電流I0を得
る整流部３から構成されている。
バッファ１は、トランジスタQ1〜Q4と定電流源11からな
る差動回路、トランジスタQ1とカレントミラー接続され
たトランジスタQ7、トランジスタQ3とカレントミラー接
続されたトランジスタQ5、トランジスタQ5により制御さ
れるトランジスタQ6、Q8、コンデンサC1、及び抵抗R1〜
R4から構成されている。
る差動回路、トランジスタQ1とカレントミラー接続され
たトランジスタQ7、トランジスタQ3とカレントミラー接
続されたトランジスタQ5、トランジスタQ5により制御さ
れるトランジスタQ6、Q8、コンデンサC1、及び抵抗R1〜
R4から構成されている。
このバッファ１では、コンデンサC1の充放電動作によ
り、入力端子INに印加する信号と同相の信号がトランジ
スタQ4のベースに印加する。コンデンサC1の充放電は、
トランジスタQ4の能動負荷としてのトランジスタQ3とカ
レントミラー接続されたトランジスタQ5によりトランジ
スタQ6とQ8が制御されて行われる。この結果点Ａ、Ｂに
逆相電流、同相電流が現れる。
り、入力端子INに印加する信号と同相の信号がトランジ
スタQ4のベースに印加する。コンデンサC1の充放電は、
トランジスタQ4の能動負荷としてのトランジスタQ3とカ
レントミラー接続されたトランジスタQ5によりトランジ
スタQ6とQ8が制御されて行われる。この結果点Ａ、Ｂに
逆相電流、同相電流が現れる。
出力部２は、トランジスタQ1とカレントミラー接続され
たトランジスタQ11、トランジスタQ3とカレントミラー
接続されたトランジスタQ9、そのトランジスタQ9により
制御されるトランジスタQ10、Q12、及び抵抗Q5〜Q7から
構成されている。
たトランジスタQ11、トランジスタQ3とカレントミラー
接続されたトランジスタQ9、そのトランジスタQ9により
制御されるトランジスタQ10、Q12、及び抵抗Q5〜Q7から
構成されている。
この出力部２では、相互に逆相動作するトランジスタQ9
とQ11により点Ｃの電位が、ほぼ1/2Vccを中点として、
接地電位と電源電位との間で変化する。即ち、最初の半
サイクルでは1/2Vccより高い側で変化し、次の半サイク
ルでは低い側で変化する。
とQ11により点Ｃの電位が、ほぼ1/2Vccを中点として、
接地電位と電源電位との間で変化する。即ち、最初の半
サイクルでは1/2Vccより高い側で変化し、次の半サイク
ルでは低い側で変化する。
整流部３は相補動作するトランジスタQ15、Q16、そのト
ランジスタQ15、Q16のバイアス用のダイオードＤ、カレ
ントミラー接続のトランジスタQ13、Q14、抵抗R8、及び
定電流源31から構成されている。
ランジスタQ15、Q16のバイアス用のダイオードＤ、カレ
ントミラー接続のトランジスタQ13、Q14、抵抗R8、及び
定電流源31から構成されている。
この整流部３では、出力部２の点Ｃの電位が1/2Vccより
高い場合にトランジスタQ15が動作してトランジスタQ13
を導通させ、出力電流I0が得られる。また1/2Vccより低
い場合にトランジスタQ16が動作して出力電流I0が得ら
れる。この結果、全波整流された電流を得ることができ
る。
高い場合にトランジスタQ15が動作してトランジスタQ13
を導通させ、出力電流I0が得られる。また1/2Vccより低
い場合にトランジスタQ16が動作して出力電流I0が得ら
れる。この結果、全波整流された電流を得ることができ
る。
ところが、この回路では、トランジスタQ15にはPNP形、
トランジスタQ16にはNPN形を使用して相補接続としてい
るので、その両トランジスタQ15、Q16の整合がとられて
いないと、第３図（ｂ）に示すように、（ａ）に示す入
力電圧の正負の部分に対応する整流波形が対称でなくな
るという問題がある。
トランジスタQ16にはNPN形を使用して相補接続としてい
るので、その両トランジスタQ15、Q16の整合がとられて
いないと、第３図（ｂ）に示すように、（ａ）に示す入
力電圧の正負の部分に対応する整流波形が対称でなくな
るという問題がある。
しかし、モノリシックICでは、構造上からPNP形トラン
ジスタとNPN形トランジスタの整合をとることは非常に
困難であった。
ジスタとNPN形トランジスタの整合をとることは非常に
困難であった。
本考案はこのような点に鑑みて為されたものであり、そ
の目的は対称性の良好な全波整流波形を得ることができ
るようした整流回路を提供することである。
の目的は対称性の良好な全波整流波形を得ることができ
るようした整流回路を提供することである。
このために本考案は、入力電圧と逆相の出力電流及び同
相の出力電流を出力するバッファと、該バッファからの
逆相出力電流を受けて同相電流を出力する同相出力部
と、上記バッファからの同相出力電流を受けて逆相電流
を出力する逆相出力部と、出力部が共通接続された２個
のトランジスタでなり該各々のトランジスタのベースに
上記同相出力部からの出力電流、上記逆相出力部からの
出力電流が各別に供給される整流部とを具備し、 上記同相出力部及び上記逆相出力部を同一回路で構成
し、且つ上記整流部のトランジスタを同一極性のトラン
ジスタで構成した。
相の出力電流を出力するバッファと、該バッファからの
逆相出力電流を受けて同相電流を出力する同相出力部
と、上記バッファからの同相出力電流を受けて逆相電流
を出力する逆相出力部と、出力部が共通接続された２個
のトランジスタでなり該各々のトランジスタのベースに
上記同相出力部からの出力電流、上記逆相出力部からの
出力電流が各別に供給される整流部とを具備し、 上記同相出力部及び上記逆相出力部を同一回路で構成
し、且つ上記整流部のトランジスタを同一極性のトラン
ジスタで構成した。
以下、本考案の実施例について説明する。第１図はその
一実施例を示す整流回路の回路図である。ここでは、第
２図で説明したものと同一のものには同一の符号を付し
た。本実施例では、第２図における出力部２を同相出力
部４として使用すると共に別に逆相出力部５を設け、こ
の両出力部４、５の出力信号を整流部６に出力するよう
にしている。
一実施例を示す整流回路の回路図である。ここでは、第
２図で説明したものと同一のものには同一の符号を付し
た。本実施例では、第２図における出力部２を同相出力
部４として使用すると共に別に逆相出力部５を設け、こ
の両出力部４、５の出力信号を整流部６に出力するよう
にしている。
逆相出力部４は、トランジスタQ1とカレントミラー接続
されるトランジスタQ17、トランジスタQ3とカレントミ
ラー接続されるトランジスタQ18、トランジスタQ17によ
り制御されるトランジスタQ19、Q20、及び抵抗R9〜R11
から構成されている。
されるトランジスタQ17、トランジスタQ3とカレントミ
ラー接続されるトランジスタQ18、トランジスタQ17によ
り制御されるトランジスタQ19、Q20、及び抵抗R9〜R11
から構成されている。
整流部６は、同相出力部４の点Ｃの電流出力を受けるカ
レントミラー接続されたトランジスタQ21、Q22、逆相出
力部５の点Ｅの電流出力を受けるカレントミラー接続さ
れたトランジスタQ23、Q24から構成され、トランジスタ
Q22とQ24のコレクタ、エミッタが各々共通接続されて、
そこから出力電流I0が出力するようにしている。
レントミラー接続されたトランジスタQ21、Q22、逆相出
力部５の点Ｅの電流出力を受けるカレントミラー接続さ
れたトランジスタQ23、Q24から構成され、トランジスタ
Q22とQ24のコレクタ、エミッタが各々共通接続されて、
そこから出力電流I0が出力するようにしている。
さて、この回路では同相出力部４の点Ｃに現れる電位と
逆相出力部５の点Ｅに現れる電位がπだけ位相差を持つ
ので、その点Ｃ、Ｅから流れる電流I2、I3の正成分の流
れている間のみトランジスタQ22、Q24が導通するように
なる。このとき、実際にはトランジスタQ22、Q24は交互
に導通する。
逆相出力部５の点Ｅに現れる電位がπだけ位相差を持つ
ので、その点Ｃ、Ｅから流れる電流I2、I3の正成分の流
れている間のみトランジスタQ22、Q24が導通するように
なる。このとき、実際にはトランジスタQ22、Q24は交互
に導通する。
この実施例では、同相出力部４と逆相出力部５は回路が
同一であるのでモノリシックICで構成しても両出力部４
の相互間で完全に整合をとることができ、また整流部６
のトランジスタはすべてPNP形で形成されるので、トラ
ンジスタQ21とQ23、トランジスタQ22とQ24の整合も上記
同様に完全にとることができる。従って出力電流I0は第
３図（ｃ）に示すように、対称的な両波整流波形とな
る。
同一であるのでモノリシックICで構成しても両出力部４
の相互間で完全に整合をとることができ、また整流部６
のトランジスタはすべてPNP形で形成されるので、トラ
ンジスタQ21とQ23、トランジスタQ22とQ24の整合も上記
同様に完全にとることができる。従って出力電流I0は第
３図（ｃ）に示すように、対称的な両波整流波形とな
る。
以上のように本考案によれば、対称の波形の両波整流電
流を得ることができるという優れた特徴がある。
流を得ることができるという優れた特徴がある。
第１図は本考案の一実施例の整流回路の回路図、第２図
は従来の同回路図、第３図は整流動作の説明図である。
は従来の同回路図、第３図は整流動作の説明図である。
Claims (1)
- 【請求項１】入力電圧と逆相の出力電流及び同相の出力
電流を出力するバッファと、該バッファからの逆相出力
電流を受けて同相電流を出力する同相出力部と、上記バ
ッファからの同相出力電流を受けて逆相電流を出力する
逆相出力部と、出力部が共通接続された２個のトランジ
スタでなり該各々のトランジスタのベースに上記同相出
力部からの出力電流、上記逆相出力部からの出力電流が
各別に供給される整流部とを具備し、 上記同相出力部及び上記逆相出力部を同一回路で構成
し、且つ上記整流部のトランジスタを同一極性のトラン
ジスタで構成したことを特徴とする整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1932489U JPH0718176Y2 (ja) | 1989-02-21 | 1989-02-21 | 整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1932489U JPH0718176Y2 (ja) | 1989-02-21 | 1989-02-21 | 整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02111915U JPH02111915U (ja) | 1990-09-07 |
| JPH0718176Y2 true JPH0718176Y2 (ja) | 1995-04-26 |
Family
ID=31234732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1932489U Expired - Lifetime JPH0718176Y2 (ja) | 1989-02-21 | 1989-02-21 | 整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0718176Y2 (ja) |
-
1989
- 1989-02-21 JP JP1932489U patent/JPH0718176Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02111915U (ja) | 1990-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6358484B2 (ja) | ||
| JPH0718176Y2 (ja) | 整流回路 | |
| JPH05121946A (ja) | 平衡変調回路 | |
| JP2753422B2 (ja) | 全波整流回路 | |
| JPS6359197B2 (ja) | ||
| JPH0253961B2 (ja) | ||
| JPH0160965B2 (ja) | ||
| JPH084748Y2 (ja) | 基準電圧回路及び発振回路 | |
| JPH0729748Y2 (ja) | 整流回路 | |
| JPH0339928Y2 (ja) | ||
| JPH07105662B2 (ja) | 多機能差動増幅器 | |
| JPS6366453B2 (ja) | ||
| JP3221058B2 (ja) | 整流回路 | |
| JPH0735453Y2 (ja) | 同期信号の極性一定化回路 | |
| JP2572758B2 (ja) | 直流再生回路 | |
| JPS6157111A (ja) | 比較器 | |
| JPS6349826B2 (ja) | ||
| JPS6349939Y2 (ja) | ||
| JPS5931061U (ja) | 全波整流回路 | |
| JP2517667B2 (ja) | 整流回路 | |
| JPS59119642U (ja) | ダブルパルス発振器 | |
| JPS62112718U (ja) | ||
| JPH02249979A (ja) | 両波整流回路 | |
| JPS5992604A (ja) | 検波回路 | |
| JPH0419027U (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |