JPH0161270B2 - - Google Patents
Info
- Publication number
- JPH0161270B2 JPH0161270B2 JP58009943A JP994383A JPH0161270B2 JP H0161270 B2 JPH0161270 B2 JP H0161270B2 JP 58009943 A JP58009943 A JP 58009943A JP 994383 A JP994383 A JP 994383A JP H0161270 B2 JPH0161270 B2 JP H0161270B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- data
- clock
- shift
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Bidirectional Digital Transmission (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明は、シリアルデータの双方向通信を行う
のに適したシリアルデータ通信回路に関するもの
である。
のに適したシリアルデータ通信回路に関するもの
である。
従来この種の回路として、２つの機器Ａ及びＢ
間で１対１に双方向通信を行う第１図に示すもの
があつた。図において、１ａ，１ｂは機器Ａ，Ｂ
内にそれぞれ設けられたシリアル−パラレルデー
タ変換を行うシフトレジスタ、２ａ，２ｂは機器
Ａ，Ｂ内にそれぞれ設けられた、シフトレジスタ
１ａ，１ｂのシフトクロツク制御用のトライステ
ートバツフアである。シフトレジスタ１ａの出力
は、シフトレジスタ１ｂの入力に接続され、また
シフトレジスタ１ｂの出力はシフトレジスタ１ａ
の入力に接続されていて、それぞれのシフトレジ
スタの内容が他方に送信できるようになつてい
る。トライステートバツフア２ａ，２ｂはイネー
ブル信号の印加により動作状態となり、該トライ
ステートバツフア２ａ，２ｂを介してシフトレジ
スタ１ａ，１ｂのシフトクロツク入力CKにシフ
トクロツクが入力されるようになつている。３
ａ，３ｂはシフトレジスタ１ａ，１ｂの段数分の
シフトクロツクを計数して通信の終了を知らせる
終了信号を出力するカウンタである。上記シフト
レジスタ１ａ，１ｂ、トライステートバツフア２
ａ，２ｂ、カウンタ３ａ，３ｂなどは機器Ａ及び
Ｂ間の通信に当つてのインターフエース回路をそ
れぞれ構成している。
間で１対１に双方向通信を行う第１図に示すもの
があつた。図において、１ａ，１ｂは機器Ａ，Ｂ
内にそれぞれ設けられたシリアル−パラレルデー
タ変換を行うシフトレジスタ、２ａ，２ｂは機器
Ａ，Ｂ内にそれぞれ設けられた、シフトレジスタ
１ａ，１ｂのシフトクロツク制御用のトライステ
ートバツフアである。シフトレジスタ１ａの出力
は、シフトレジスタ１ｂの入力に接続され、また
シフトレジスタ１ｂの出力はシフトレジスタ１ａ
の入力に接続されていて、それぞれのシフトレジ
スタの内容が他方に送信できるようになつてい
る。トライステートバツフア２ａ，２ｂはイネー
ブル信号の印加により動作状態となり、該トライ
ステートバツフア２ａ，２ｂを介してシフトレジ
スタ１ａ，１ｂのシフトクロツク入力CKにシフ
トクロツクが入力されるようになつている。３
ａ，３ｂはシフトレジスタ１ａ，１ｂの段数分の
シフトクロツクを計数して通信の終了を知らせる
終了信号を出力するカウンタである。上記シフト
レジスタ１ａ，１ｂ、トライステートバツフア２
ａ，２ｂ、カウンタ３ａ，３ｂなどは機器Ａ及び
Ｂ間の通信に当つてのインターフエース回路をそ
れぞれ構成している。
以上の構成により、機器Ａからデータを送出す
る場合、シフトレジスタ１ａにデータバス４ａか
らパラレルデータがセツトされる。その後トライ
ステートバツフア２ａをイネーブル状態にし、該
トライステートバツフア２ａを通じてシフトレジ
スタ１ａ，１ｂとカウンタ３ａ，３ｂに、カウン
タ３ａ，３ｂがその出力Ｑに終了信号を出力する
まで、シフトクロツクを印加する。このシフトク
ロツクの印加により、１クロツク毎に１ビツトの
データがシフトレジスタ１ａから機器Ｂのシフト
レジスタ１ｂに送り込まれて行く。そしてシフト
レジスタ１ａに当初セツトしたデータの内容が全
てシフトレジスタ１ｂに送られた時点で、カウン
タ３ａ，３ｂから終了信号が出力される。機器Ｂ
はこのカウンタ３ｂからの終了信号によつて受信
終了を検出してシフトレジスタ１ｂのパラレルデ
ータ出力をデータバス４ｂに取り込む。
る場合、シフトレジスタ１ａにデータバス４ａか
らパラレルデータがセツトされる。その後トライ
ステートバツフア２ａをイネーブル状態にし、該
トライステートバツフア２ａを通じてシフトレジ
スタ１ａ，１ｂとカウンタ３ａ，３ｂに、カウン
タ３ａ，３ｂがその出力Ｑに終了信号を出力する
まで、シフトクロツクを印加する。このシフトク
ロツクの印加により、１クロツク毎に１ビツトの
データがシフトレジスタ１ａから機器Ｂのシフト
レジスタ１ｂに送り込まれて行く。そしてシフト
レジスタ１ａに当初セツトしたデータの内容が全
てシフトレジスタ１ｂに送られた時点で、カウン
タ３ａ，３ｂから終了信号が出力される。機器Ｂ
はこのカウンタ３ｂからの終了信号によつて受信
終了を検出してシフトレジスタ１ｂのパラレルデ
ータ出力をデータバス４ｂに取り込む。
以上が第１図の回路の基本的な通信動作である
が、機器Ｂから機器Ａへの通信も同様に行われ、
よつて機器Ａ，Ｂ間で双方向のシリアルデータ通
信が行われる。
が、機器Ｂから機器Ａへの通信も同様に行われ、
よつて機器Ａ，Ｂ間で双方向のシリアルデータ通
信が行われる。
ところで、第１図に示す回路は、これを発展さ
せて３台又はそれ以上の機器間で相互にデータの
送受を行おうとしたとき、第２図に示すような構
成となる。この場合、３台の機器Ａ〜Ｃのそれぞ
れの内のインターフエース回路ａ〜ｃはその入出
力端子がシヨートされてしまうため、実際上、３
台以上の機器間の相互通信は不可能であつた。
せて３台又はそれ以上の機器間で相互にデータの
送受を行おうとしたとき、第２図に示すような構
成となる。この場合、３台の機器Ａ〜Ｃのそれぞ
れの内のインターフエース回路ａ〜ｃはその入出
力端子がシヨートされてしまうため、実際上、３
台以上の機器間の相互通信は不可能であつた。
本発明は上述した点に鑑みてなされたもので、
クロツク信号の入力に応じて１ビツトづつシリア
ルにデータを出力及び入力可能なシフトレジスタ
と、前記クロツク信号をカウントアツプし、前記
シフトレジスタの段数に対応するクロツク数を計
数したとき終了信号を送出して前記シフトレジス
タをリセツトするカウンタと、前記シフトレジス
タの出力端に制御入力が接続されると共に前記シ
フトレジスタの入力端と基準電位点との間に接続
され、前記シフトレジスタの出力端に出力される
信号によりオン・オフされる半導体スイツチング
素子とを有するインターフエースを相互に通信す
る少なくとも２以上の機器のそれぞれに設け、前
記インターフエースのシフトレジスタ入力端を共
通のデータラインに接続すると共に前記インター
フエースの各々をクロツク信号を送受する共通の
クロツクラインに接続することにより、従来不可
能であつた３台以上の機器間の相互通信も可能に
するシリアルデータ通信回路を提供することを目
的としている。
クロツク信号の入力に応じて１ビツトづつシリア
ルにデータを出力及び入力可能なシフトレジスタ
と、前記クロツク信号をカウントアツプし、前記
シフトレジスタの段数に対応するクロツク数を計
数したとき終了信号を送出して前記シフトレジス
タをリセツトするカウンタと、前記シフトレジス
タの出力端に制御入力が接続されると共に前記シ
フトレジスタの入力端と基準電位点との間に接続
され、前記シフトレジスタの出力端に出力される
信号によりオン・オフされる半導体スイツチング
素子とを有するインターフエースを相互に通信す
る少なくとも２以上の機器のそれぞれに設け、前
記インターフエースのシフトレジスタ入力端を共
通のデータラインに接続すると共に前記インター
フエースの各々をクロツク信号を送受する共通の
クロツクラインに接続することにより、従来不可
能であつた３台以上の機器間の相互通信も可能に
するシリアルデータ通信回路を提供することを目
的としている。
以下本発明の実施例を図に基づいて説明する。
第３図は本発明によるシリアル通信回路の一実
施例を示すブロツク図である。図において、１１
ａ，１１ｂは機器Ａ，Ｂ内にそれぞれ設けられた
シフトレジスタであり、その出力端子SOは半導
体スイツチング素子として働くトランジスタQa，
Qbのベースに接続され、入力端子SIはトランジ
スタQa，Qbのコレクタに接続されている。１２
ａ，１２ｂはカウンタであり、そのクロツク入力
CKに入力されるクロツクパルスを計数し、所定
数のクロツクパルスの計数に応じて信号を送出す
る出力Ｑは、シフトレジスタ１１ａ，１１ｂのク
リア入力端子CLRに接続されている。シフトレ
ジスタ１１ａ，１１ｂはそのクリア入力端子
CLRに信号が印加されると、その内容が０にリ
セツトされる。１３ａ，１３ｂは第１図中のトラ
イステートバツフア２ａ，２ｂと同じものでよい
トライステートバツフアであり、クロツクパルス
の送受の制御を行う。なお、１４ａ，１４ｂ及び
１５ａ，１５ｂはプルアツプ抵抗及び電流制限抵
抗であり、抵抗１４ａ，１４ｂがトランジスタ
Qa，Qbのコレクタと電圧源Vccとの間に、抵抗
１５ａ，１５ｂがトランジスタQa，Qbのベース
とシフトレジスタ１１ａ，１１ｂの出力端子SO
との間にそれぞれ接続されて、NPNトランジス
タによる一般的なオープンコレクタバツフアが構
成されている。なお、この部分は、Ｎチヤンネル
MOSFETのオープンドレイン構成で置換えるこ
とができる。また１６ａ，１６ｂはデータバスで
ある。
施例を示すブロツク図である。図において、１１
ａ，１１ｂは機器Ａ，Ｂ内にそれぞれ設けられた
シフトレジスタであり、その出力端子SOは半導
体スイツチング素子として働くトランジスタQa，
Qbのベースに接続され、入力端子SIはトランジ
スタQa，Qbのコレクタに接続されている。１２
ａ，１２ｂはカウンタであり、そのクロツク入力
CKに入力されるクロツクパルスを計数し、所定
数のクロツクパルスの計数に応じて信号を送出す
る出力Ｑは、シフトレジスタ１１ａ，１１ｂのク
リア入力端子CLRに接続されている。シフトレ
ジスタ１１ａ，１１ｂはそのクリア入力端子
CLRに信号が印加されると、その内容が０にリ
セツトされる。１３ａ，１３ｂは第１図中のトラ
イステートバツフア２ａ，２ｂと同じものでよい
トライステートバツフアであり、クロツクパルス
の送受の制御を行う。なお、１４ａ，１４ｂ及び
１５ａ，１５ｂはプルアツプ抵抗及び電流制限抵
抗であり、抵抗１４ａ，１４ｂがトランジスタ
Qa，Qbのコレクタと電圧源Vccとの間に、抵抗
１５ａ，１５ｂがトランジスタQa，Qbのベース
とシフトレジスタ１１ａ，１１ｂの出力端子SO
との間にそれぞれ接続されて、NPNトランジス
タによる一般的なオープンコレクタバツフアが構
成されている。なお、この部分は、Ｎチヤンネル
MOSFETのオープンドレイン構成で置換えるこ
とができる。また１６ａ，１６ｂはデータバスで
ある。
以上の構成において、機器Ａから機器Ｂに通信
を行う場合について以下説明する。
を行う場合について以下説明する。
まず、送信するデータがデータバス１６ａから
シフトレジスタ１１ａにセツトされ、同時にシフ
トレジスタ１１ｂがリセツトされる。そして次
に、トライステートバツフア１３ａがイネーブル
状態にされてシフトレジスタ１１ａとカウンタ１
２ａにシフトクロツクが送られ、シフトレジスタ
１１ａの内容が１ビツトづつシフトされてトラン
ジスタQaを介してデータラインLDに出力される。
上記シフトクロツクは同時にクロツクラインLC
を通じてシフトレジスタ１１ｂとカウンタ１２ｂ
に送られ、シフトレジスタ１１ｂにはシフトレジ
スタ１１ａからのデータが１ビツトづつ順次取り
込まれる。このときシフトレジスタ１１ｂはシフ
トクロツクの印加に応じ１ビツトづつ出力する
が、最初にその内容がクリアされて全てのラツチ
が０にされているため、その出力は常にＬレベル
になつていて、トランジスタQbはオフとなつて
いるので、シフトレジスタ１１ｂの出力がデータ
ラインLDに何らの影響も与えない。
シフトレジスタ１１ａにセツトされ、同時にシフ
トレジスタ１１ｂがリセツトされる。そして次
に、トライステートバツフア１３ａがイネーブル
状態にされてシフトレジスタ１１ａとカウンタ１
２ａにシフトクロツクが送られ、シフトレジスタ
１１ａの内容が１ビツトづつシフトされてトラン
ジスタQaを介してデータラインLDに出力される。
上記シフトクロツクは同時にクロツクラインLC
を通じてシフトレジスタ１１ｂとカウンタ１２ｂ
に送られ、シフトレジスタ１１ｂにはシフトレジ
スタ１１ａからのデータが１ビツトづつ順次取り
込まれる。このときシフトレジスタ１１ｂはシフ
トクロツクの印加に応じ１ビツトづつ出力する
が、最初にその内容がクリアされて全てのラツチ
が０にされているため、その出力は常にＬレベル
になつていて、トランジスタQbはオフとなつて
いるので、シフトレジスタ１１ｂの出力がデータ
ラインLDに何らの影響も与えない。
上述のようなシフトクロツクの印加が所定数行
われ、シフトレジスタ１１ａの内容が全て出力さ
れると、カウンタ１２ａがカウントアツプして終
了信号をその出力Ｑに送出し、これをシフトレジ
スタ１１ａに加えてシフトレジスタ１１ａをリセ
ツトすると共に通信動作を終了する。機器Ｂにお
いても、機器Ａから送られてくるシフトクロツク
を計数しているカウンタ１２ｂが同じ様にカウン
トアツプしてその出力Ｑに終了信号を送出する
が、この終了信号によりシフトレジスタ１１ｂの
内容がデータバス１６ｂに並列に取り込まれ、更
にシフトレジスタ１１ｂのクリアが行われて、機
器Ｂが再度受信可能な状態にされる。
われ、シフトレジスタ１１ａの内容が全て出力さ
れると、カウンタ１２ａがカウントアツプして終
了信号をその出力Ｑに送出し、これをシフトレジ
スタ１１ａに加えてシフトレジスタ１１ａをリセ
ツトすると共に通信動作を終了する。機器Ｂにお
いても、機器Ａから送られてくるシフトクロツク
を計数しているカウンタ１２ｂが同じ様にカウン
トアツプしてその出力Ｑに終了信号を送出する
が、この終了信号によりシフトレジスタ１１ｂの
内容がデータバス１６ｂに並列に取り込まれ、更
にシフトレジスタ１１ｂのクリアが行われて、機
器Ｂが再度受信可能な状態にされる。
機器Ｂから機器Ａへの通信も上述と同じ様な動
作により行われる。そして機器の数が増した場合
でも、受信状態にある機器はデータラインに影響
を与えないため、増設する機器のシフトクロツク
ラインとデータラインを単純にそれぞれ接続する
だけでよい。
作により行われる。そして機器の数が増した場合
でも、受信状態にある機器はデータラインに影響
を与えないため、増設する機器のシフトクロツク
ラインとデータラインを単純にそれぞれ接続する
だけでよい。
なお、上述の実施例では、トランジスタQa，
QbとしてNPN型のものを用いているが、リセツ
ト入力の印加によりシフトレジスタ１１ａ，１１
ｂに全て１をセツトするようにすれば、このトラ
ンジスタをPNP型にすることもできる。
QbとしてNPN型のものを用いているが、リセツ
ト入力の印加によりシフトレジスタ１１ａ，１１
ｂに全て１をセツトするようにすれば、このトラ
ンジスタをPNP型にすることもできる。
上述した本発明による通信回路は、第６図に示
すように、テープレコーダの操作部であるキーボ
ードＸ、デイスプレイ部Ｙ及びデツキ本体Ｚ間で
の通信を行うために利用できる。キーボードＸ、
デイスプレイ部Ｙ及びデツキ本体Ｚは、各々がシ
フトレジスタ、カウンタ、トライステートバツフ
アなどからなるインターフエース回路〜にデ
ータバスBx，By，Bzを介して接続されると共
に、これらのインターフエース回路〜を介し
てデータ用とクロツク用の２本のラインによつて
相互に接続されている。
すように、テープレコーダの操作部であるキーボ
ードＸ、デイスプレイ部Ｙ及びデツキ本体Ｚ間で
の通信を行うために利用できる。キーボードＸ、
デイスプレイ部Ｙ及びデツキ本体Ｚは、各々がシ
フトレジスタ、カウンタ、トライステートバツフ
アなどからなるインターフエース回路〜にデ
ータバスBx，By，Bzを介して接続されると共
に、これらのインターフエース回路〜を介し
てデータ用とクロツク用の２本のラインによつて
相互に接続されている。
以上のような構成のため、例えば第５図に示す
ように本体Ｚの前面に開閉自在に設けられた可動
部Ｋの前面に、キーボードＸとデイスプレイ部Ｙ
を設けた場合でも、本体Ｚと可動部Ｋとの間には
２本という少ない数のラインが配設されるだけで
あるため、可動部の開閉によるラインの劣化が起
り難く、信頼性が損われることもない。
ように本体Ｚの前面に開閉自在に設けられた可動
部Ｋの前面に、キーボードＸとデイスプレイ部Ｙ
を設けた場合でも、本体Ｚと可動部Ｋとの間には
２本という少ない数のラインが配設されるだけで
あるため、可動部の開閉によるラインの劣化が起
り難く、信頼性が損われることもない。
従来一般に本体Ｚの前面の可動部は、カセツト
挿入口の蓋体として以外に用いられていないが、
上述のようにキーボードやデイスプレイ部を設け
るために利用することにより、本体Ｚの限られた
大きさの前面の有効利用が図られるようになつて
より多くの操作スイツチや大きなデイスプレイを
本体前面に設けることが可能になり、このため多
機能高性能なテープレコーダを得ることができ
る。
挿入口の蓋体として以外に用いられていないが、
上述のようにキーボードやデイスプレイ部を設け
るために利用することにより、本体Ｚの限られた
大きさの前面の有効利用が図られるようになつて
より多くの操作スイツチや大きなデイスプレイを
本体前面に設けることが可能になり、このため多
機能高性能なテープレコーダを得ることができ
る。
また、上述のようにテープレコーダの前面に多
くのスイツチ、大きなデイスプレイを設けること
が可能になると、第４図に破線で囲まれるように
チユーナＴをインターフエース回路を介して可
動部ＫのキーボードＸとデイスプレイ部Ｙに接続
すれば、可動部ＫのキーボードＸとデイスプレイ
部Ｙのそれぞれの一部をチユーナＴのために用い
てチユーナＴを遠隔操作により動作させることも
可能になる。そしてこのような場合にも、ライン
数は増すことがないので、信頼性が損われること
がない。
くのスイツチ、大きなデイスプレイを設けること
が可能になると、第４図に破線で囲まれるように
チユーナＴをインターフエース回路を介して可
動部ＫのキーボードＸとデイスプレイ部Ｙに接続
すれば、可動部ＫのキーボードＸとデイスプレイ
部Ｙのそれぞれの一部をチユーナＴのために用い
てチユーナＴを遠隔操作により動作させることも
可能になる。そしてこのような場合にも、ライン
数は増すことがないので、信頼性が損われること
がない。
以上設明したように本発明によれば、シフトレ
ジスタの入力端に接続されたデータラインと基準
電位点との間に接続された半導体スイツチング素
子が、デーチ送信時にシフトレジスタの出力端に
送出されるＨ、Ｌレベルにより表されるデータに
よりオン・オフされることにより、データライン
にデータを送出することができる。しかも、シフ
トレジスタはクロツク信号によりデータをシリア
ルに送受したとき、その終了と同時にカウンタが
送出する終了信号によりリセツトされるようにな
つているので、データラインと基準電位点との間
に接続された半導体スイツチング素子はリセツト
されたシフトレジスタの出力により確実にオフさ
せ、ハイインピーダンス状態に保持されるように
なる。
ジスタの入力端に接続されたデータラインと基準
電位点との間に接続された半導体スイツチング素
子が、デーチ送信時にシフトレジスタの出力端に
送出されるＨ、Ｌレベルにより表されるデータに
よりオン・オフされることにより、データライン
にデータを送出することができる。しかも、シフ
トレジスタはクロツク信号によりデータをシリア
ルに送受したとき、その終了と同時にカウンタが
送出する終了信号によりリセツトされるようにな
つているので、データラインと基準電位点との間
に接続された半導体スイツチング素子はリセツト
されたシフトレジスタの出力により確実にオフさ
せ、ハイインピーダンス状態に保持されるように
なる。
この結果、送受信の終了と半導体スイツチ素子
のハイインピーダンス化とがタイミング的にずれ
ることなく同時に行われ、データ送信間隔を短く
しても受信側となつたインターフエースのシフト
レジスタの出力がデータラインに影響を与えるこ
とが確実になくなり、３以上並列接続された複数
のインターフエース間での確実で信頼性があり、
しかも高速での送受信が期待できる。
のハイインピーダンス化とがタイミング的にずれ
ることなく同時に行われ、データ送信間隔を短く
しても受信側となつたインターフエースのシフト
レジスタの出力がデータラインに影響を与えるこ
とが確実になくなり、３以上並列接続された複数
のインターフエース間での確実で信頼性があり、
しかも高速での送受信が期待できる。
特に以上のことを、送受信の終了に応じてカウ
ンタ出力によりシフトレジスタをリセツトさせる
ようにすると共に、シフトレジツスタの出力によ
りオン・オフされる半導体スイツチング素子をデ
ータラインと基準電位点に接続するという簡単な
構成によつて行つているのでコスト的にも有利で
あるという効果も得られる。
ンタ出力によりシフトレジスタをリセツトさせる
ようにすると共に、シフトレジツスタの出力によ
りオン・オフされる半導体スイツチング素子をデ
ータラインと基準電位点に接続するという簡単な
構成によつて行つているのでコスト的にも有利で
あるという効果も得られる。
更にまた、３台以上の機器間の相互通信が可能
となることによつて、数種の機器を１ヶ所に設け
た操作部により動作させたり、１ヶ所のデイスプ
レイ部に表示を行わせるなど、集中コントロール
や集中デイスプレイを簡単な構成により、ローコ
ストで実現することができる。
となることによつて、数種の機器を１ヶ所に設け
た操作部により動作させたり、１ヶ所のデイスプ
レイ部に表示を行わせるなど、集中コントロール
や集中デイスプレイを簡単な構成により、ローコ
ストで実現することができる。
第１図は従来のシリアルデータ送受信回路例を
示すブロツク図、第２図は第１図の回路による３
台の機器間の回路接続を示すブロツク図、第３図
は本発明の一実施例を示すブロツク図、第４図は
本発明の応用例を示すブロツク図、第５図は第４
図の応用例の外観斜視図である。 １１ａ，１１ｂ……シフトレジスタ、１２ａ，
１２ｂ……カウンタ、LD……データライン、LC
……クロツクライン、Qa，Qb……トランジス
タ。
示すブロツク図、第２図は第１図の回路による３
台の機器間の回路接続を示すブロツク図、第３図
は本発明の一実施例を示すブロツク図、第４図は
本発明の応用例を示すブロツク図、第５図は第４
図の応用例の外観斜視図である。 １１ａ，１１ｂ……シフトレジスタ、１２ａ，
１２ｂ……カウンタ、LD……データライン、LC
……クロツクライン、Qa，Qb……トランジス
タ。
Claims (1)
- １ クロツク信号の入力に応じて１ビツトづつシ
リアルにデータを出力及び入力可能なシフトレジ
スタと、前記クロツク信号をカウントアツプし、
前記シフトレジスタの段数に対応するクロツク数
を計数したとき終了信号を送出して前記シフトレ
ジスタをリセツトするカウンタと、前記シフトレ
ジスタの出力端に制御入力が接続されると共に前
記シフトレジスタの入力端と基準電位点との間に
接続され、前記シフトレジスタの出力端に出力さ
れる信号によりオン・オフされる半導体スイツチ
ング素子とを有するインターフエースを相互に通
信する少なくとも２以上の機器のそれぞれに設
け、前記インターフエースのシフトレジスタ入力
端を共通のデータラインに接続すると共に前記イ
ンターフエースの各々をクロツク信号を送受する
共通のクロツクラインに接続したことを特徴とす
るシリアルデータ通信回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58009943A JPS59135949A (ja) | 1983-01-26 | 1983-01-26 | シリアルデ−タ通信回路 |
| US06/558,742 US4623992A (en) | 1982-12-06 | 1983-12-06 | Operating panel for electronic audio equipment |
| DE3344071A DE3344071C2 (de) | 1982-12-06 | 1983-12-06 | Elektronisches Gerät , insbesondere für Kraftfahrzeuge |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58009943A JPS59135949A (ja) | 1983-01-26 | 1983-01-26 | シリアルデ−タ通信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59135949A JPS59135949A (ja) | 1984-08-04 |
| JPH0161270B2 true JPH0161270B2 (ja) | 1989-12-27 |
Family
ID=11734078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58009943A Granted JPS59135949A (ja) | 1982-12-06 | 1983-01-26 | シリアルデ−タ通信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59135949A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4276981B2 (ja) | 2004-06-30 | 2009-06-10 | 株式会社リコー | シリアル通信装置、その通信方法及びそのシリアル通信装置を使用したシステム装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5326602A (en) * | 1976-08-25 | 1978-03-11 | Fujitsu Ltd | Informa tion transfer system |
| JPS5592057A (en) * | 1978-12-29 | 1980-07-12 | Fujitsu Ltd | Circuit for extending two-way transmission path |
| JPS5661857A (en) * | 1979-10-25 | 1981-05-27 | Pioneer Electronic Corp | Transfer device of serial data |
-
1983
- 1983-01-26 JP JP58009943A patent/JPS59135949A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59135949A (ja) | 1984-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7088137B2 (en) | System, method and program product for extending range of a bidirectional data communication bus | |
| US5758073A (en) | Serial interface between DSP and analog front-end device | |
| JPH01501275A (ja) | トランシーバ用ターミネータ | |
| US4648105A (en) | Register circuit for transmitting and receiving serial data | |
| US5025414A (en) | Serial bus interface capable of transferring data in different formats | |
| JPH0161270B2 (ja) | ||
| US4972518A (en) | Logic integrated circuit having input and output flip-flops to stabilize pulse durations | |
| CN116737623A (zh) | 一种通信协议切换方法、芯片和电子设备 | |
| US4110697A (en) | Digital bypassable register interface | |
| JP2690362B2 (ja) | 双方向絶縁形ディジタル信号伝達回路 | |
| US4447813A (en) | Programmable bus for the control of electronic apparatus | |
| KR940006657Y1 (ko) | 정보 송.수신 방법의 선택회로 | |
| JP2572734B2 (ja) | シリアルデータの表示回路 | |
| KR0122879Y1 (ko) | 캐스케이드에서의 직렬데이타 송수신 장치 | |
| JPH0258441A (ja) | ２線式双方向ディジタル伝送方式 | |
| SU615473A1 (ru) | Многоканальное устройство дл сопр жени каналов св зи с цифровой вычислительной машиной | |
| RU1784989C (ru) | Устройство дл сопр жени ЭВМ с лини ми св зи | |
| SU1309294A1 (ru) | Матричный коммутатор | |
| SU1372355A1 (ru) | Буферный повторитель | |
| JPH05165559A (ja) | キースイッチマトリクス回路 | |
| JPH05252163A (ja) | リモート入出力装置 | |
| JPH0681158B2 (ja) | デ−タ転送制御装置 | |
| SU1608677A2 (ru) | Адаптер канал - канал | |
| KR100243875B1 (ko) | 마스터/슬레이브 cpu간 1:n 병렬접속회로장치 및 그 제어방법 | |
| SU1658159A1 (ru) | Устройство дл сопр жени ЭВМ с абонентами |