JPH0681158B2 - デ−タ転送制御装置 - Google Patents
デ−タ転送制御装置Info
- Publication number
- JPH0681158B2 JPH0681158B2 JP62016238A JP1623887A JPH0681158B2 JP H0681158 B2 JPH0681158 B2 JP H0681158B2 JP 62016238 A JP62016238 A JP 62016238A JP 1623887 A JP1623887 A JP 1623887A JP H0681158 B2 JPH0681158 B2 JP H0681158B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- register
- transfer
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、装置間に位置して装置間のデータ転送を簡単
な制御でしかも効率よく行うデータ転送制御装置に関す
るものである。
な制御でしかも効率よく行うデータ転送制御装置に関す
るものである。
従来、装置間でデータ転送を行う場合（以下データ送出
側を“Ｓ側”、データ受取側を“Ｒ側”と略す）、装置
間に転送データを一時格納するレジスタ（以下“レジス
タ”と略す）を設け以下の問題を解決している。
側を“Ｓ側”、データ受取側を“Ｒ側”と略す）、装置
間に転送データを一時格納するレジスタ（以下“レジス
タ”と略す）を設け以下の問題を解決している。
Ｓ側がＲ側に対してデータを送出すべきときに、Ｒ側
が別の処理を行っていてそのデータを受け取れる状態に
無いとき、Ｓ側は、Ｒ側が受け取れる状態になるまでデ
ータの送出を待つ必要があり、Ｓ側の性能低下を招く。
このため装置間にレジスタを設けＳ側は転送すべきデー
タをレジスタに格納し以後、Ｓ側は次の処理を行い、Ｒ
側は任意の時点で格納されたデータをレジスタから読み
込む。
が別の処理を行っていてそのデータを受け取れる状態に
無いとき、Ｓ側は、Ｒ側が受け取れる状態になるまでデ
ータの送出を待つ必要があり、Ｓ側の性能低下を招く。
このため装置間にレジスタを設けＳ側は転送すべきデー
タをレジスタに格納し以後、Ｓ側は次の処理を行い、Ｒ
側は任意の時点で格納されたデータをレジスタから読み
込む。
Ｓ側とＲ側とがそれぞれ独立のクロックタイミングで
動作している場合、両装置間でデータ送受のタイミング
を合わせるのが困難である。このため装置間にレジスタ
を設け、Ｓ側からのデータ格納パルスでレジスタにデー
タ転送を行う。以後Ｒ側は自らのクロックタイミングで
レジスタよりデータを読み込む。
動作している場合、両装置間でデータ送受のタイミング
を合わせるのが困難である。このため装置間にレジスタ
を設け、Ｓ側からのデータ格納パルスでレジスタにデー
タ転送を行う。以後Ｒ側は自らのクロックタイミングで
レジスタよりデータを読み込む。
第２図（ａ）は上記で述べた従来の代表的なレジスタの
回路図である。同図を参照してレジスタの回路構成を説
明すると、21はデータを一時格納するフリップフロッ
プ、22,23は３ステートゲート、24,25,27,28はANDゲー
ト、26,29はORゲート、20は以上の全体を含む回路、30
はNOTゲート、37,38は20と同一の回路、31,32,33は装置
Ａ側（回路図の左側に接続する装置）とのデータ入出力
線、34,35,36は装置Ｂ側（回路図の右側に接続する装
置）とのデータ入出力線、５は装置Ａからの転送データ
をレジスタのフリップフロップ群に格納するためのクロ
ックパルス入力、６は装置Ｂからの転送データをレジス
タのフリップフロップ群に格納するためのクロックパル
ス入力、９はデータ転送方向を指示する入力で“1"のと
き装置Ａから装置Ｂへのデータ転送、“0"のとき装置Ｂ
から装置Ａへのデータ転送となる。
回路図である。同図を参照してレジスタの回路構成を説
明すると、21はデータを一時格納するフリップフロッ
プ、22,23は３ステートゲート、24,25,27,28はANDゲー
ト、26,29はORゲート、20は以上の全体を含む回路、30
はNOTゲート、37,38は20と同一の回路、31,32,33は装置
Ａ側（回路図の左側に接続する装置）とのデータ入出力
線、34,35,36は装置Ｂ側（回路図の右側に接続する装
置）とのデータ入出力線、５は装置Ａからの転送データ
をレジスタのフリップフロップ群に格納するためのクロ
ックパルス入力、６は装置Ｂからの転送データをレジス
タのフリップフロップ群に格納するためのクロックパル
ス入力、９はデータ転送方向を指示する入力で“1"のと
き装置Ａから装置Ｂへのデータ転送、“0"のとき装置Ｂ
から装置Ａへのデータ転送となる。
ここでレジスタの動作を第２図（ａ）を参照して説明す
る。装置Ａ側から装置Ｂへデータ転送するとき入力９は
“1"であるため、NOTゲート30の出力は“0"となりANDゲ
ート24、27の出力は“0"に、３ステートゲート23の出力
はハイ・インピーダンスとなる。よって31は入力にな
り、31とフリップフロップ21のデータ入力Ｄと、クロッ
クパルス入力５とフリップフロップ21のクロック入力Ｃ
とは論理的につながり、また34は出力状態になりフリッ
プフロップ21の出力Ｑと34は論理的につながる。
る。装置Ａ側から装置Ｂへデータ転送するとき入力９は
“1"であるため、NOTゲート30の出力は“0"となりANDゲ
ート24、27の出力は“0"に、３ステートゲート23の出力
はハイ・インピーダンスとなる。よって31は入力にな
り、31とフリップフロップ21のデータ入力Ｄと、クロッ
クパルス入力５とフリップフロップ21のクロック入力Ｃ
とは論理的につながり、また34は出力状態になりフリッ
プフロップ21の出力Ｑと34は論理的につながる。
同様に入力９を“0"にすると、34は入力状態になり、34
とフリップフロップ21のデータ入力Ｄと、クロックパル
ス入力６とフリップフロップ21のクロック入力Ｃとは論
理的につながり、また31は出力になりフリップフロップ
21の出力Ｑと論理的につながる。
とフリップフロップ21のデータ入力Ｄと、クロックパル
ス入力６とフリップフロップ21のクロック入力Ｃとは論
理的につながり、また31は出力になりフリップフロップ
21の出力Ｑと論理的につながる。
更に上記レジスタを装置間に設けた場合の構成を第２図
（ｂ）に示す。第２図（ｂ）を参照して従来の装置間の
データ転送方法を説明する。
（ｂ）に示す。第２図（ｂ）を参照して従来の装置間の
データ転送方法を説明する。
いま装置Ａから装置Ｂへデータ転送する場合（信号９が
“1"のとき）を考える。装置Ａは装置Ａ内にあるレジス
タ状態フラグ（レジスタにデータが格納されているか、
あるいは空であるかを示すフラグでハードウェアまたは
ソフトウェアで実現）の値によってデータ転送の制御を
行い、その値がOFF（レジスタは空）であれば転送すべ
きデータをデータバス３にセットし、信号５にクロック
パルスを加えてデータをレジスタ２に格納する。また値
がON（レジスタにデータを格納）であればOFFになるま
でデータ転送の処理を待つ。装置Ａはデータをレジスタ
２に格納後、装置Ａ内のレジスタ状態フラグをONにし、
装置Ｂに対してデータをレジスタ２に格納したことを通
知するために信号41で装置Ｂに対する割込みを発生す
る。
“1"のとき）を考える。装置Ａは装置Ａ内にあるレジス
タ状態フラグ（レジスタにデータが格納されているか、
あるいは空であるかを示すフラグでハードウェアまたは
ソフトウェアで実現）の値によってデータ転送の制御を
行い、その値がOFF（レジスタは空）であれば転送すべ
きデータをデータバス３にセットし、信号５にクロック
パルスを加えてデータをレジスタ２に格納する。また値
がON（レジスタにデータを格納）であればOFFになるま
でデータ転送の処理を待つ。装置Ａはデータをレジスタ
２に格納後、装置Ａ内のレジスタ状態フラグをONにし、
装置Ｂに対してデータをレジスタ２に格納したことを通
知するために信号41で装置Ｂに対する割込みを発生す
る。
装置Ｂは装置Ａからの割込みを受けて、装置Ａと同様に
レジスタにデータが格納されているかあるいは空かを示
す装置Ｂ内にあるレジスタ状態フラグをONにする。以後
このフラグがONであれば現在実行中の処理を中断してデ
ータバス４上のデータを読み込むか、また現在実行中の
処理を完了後データバス４上のデータを読み込む。装置
Ｂはレジスタ２からデータを読み込んだ後、装置Ｂ内の
レジスタ状態フラグをOFFにし、装置Ａに対してレジス
タ２内のデータを読み込んだことを通知するために信号
42で装置Ａに対する割込みを発生する。
レジスタにデータが格納されているかあるいは空かを示
す装置Ｂ内にあるレジスタ状態フラグをONにする。以後
このフラグがONであれば現在実行中の処理を中断してデ
ータバス４上のデータを読み込むか、また現在実行中の
処理を完了後データバス４上のデータを読み込む。装置
Ｂはレジスタ２からデータを読み込んだ後、装置Ｂ内の
レジスタ状態フラグをOFFにし、装置Ａに対してレジス
タ２内のデータを読み込んだことを通知するために信号
42で装置Ａに対する割込みを発生する。
装置Ａは装置Ｂから割込みを受けて装置Ａ内にあるレジ
スタ状態フラグをONにし、以後上記に述べた動作を繰り
返す。
スタ状態フラグをONにし、以後上記に述べた動作を繰り
返す。
装置Ｂから装置Ａへデータ転送する場合は、信号９を
“0"にし、上記で述べた装置Ａの処理を装置Ｂで行い、
装置Ｂの処理を装置Ａで行なえばよい。
“0"にし、上記で述べた装置Ａの処理を装置Ｂで行い、
装置Ｂの処理を装置Ａで行なえばよい。
以上により従来技術では、データ送出側の装置とデータ
受取側の装置の双方でレジスタの状態を示すフラグを持
ち、かつこれを制御する機能、及び相手装置からの割込
みを検出する機能が必要で、これら機能を実現するため
の複雑なソフトウェアまたはハードウェアが必要であ
り、ソフトウェアで実現したとき転送効率の向上が図れ
ず、ハードウェアで実現したとき装置価格が高くなる等
の欠点がある。
受取側の装置の双方でレジスタの状態を示すフラグを持
ち、かつこれを制御する機能、及び相手装置からの割込
みを検出する機能が必要で、これら機能を実現するため
の複雑なソフトウェアまたはハードウェアが必要であ
り、ソフトウェアで実現したとき転送効率の向上が図れ
ず、ハードウェアで実現したとき装置価格が高くなる等
の欠点がある。
本発明は、上記従来技術の欠点を改善するためになされ
たもので、その目的は簡単な制御で、しかも簡単な回路
構成をなし、２つの装置間の間に位置して、これら装置
間のデータ転送を効率よく行うデータ転送制御装置を提
供することにある。
たもので、その目的は簡単な制御で、しかも簡単な回路
構成をなし、２つの装置間の間に位置して、これら装置
間のデータ転送を効率よく行うデータ転送制御装置を提
供することにある。
上記目的達成のため、本発明では、第１の装置と第２の
装置の間にレジスタを介在させ、該レジスタを介して第
１の装置から第２の装置へデータを転送するときは、第
１の装置から第１の信号として、該第１の装置から前記
レジスタへ転送データを格納するための信号を出力し、
その後、第２の装置が前記レジスタから転送データを読
み込んだら該第２の装置は第２の信号として、そのこと
を表す信号を出力し、前記レジスタを介して第２の装置
から第１の装置へデータを転送するときは、第２の装置
から前記第２の信号として、該第２の装置から前記レジ
スタへ転送データを格納するための信号を出力し、その
後、第１の装置が前記レジスタから転送データを読み込
んだら該第１の装置は前記第１の信号として、そのこと
を表す信号を出力するようにしたデータ転送制御装置に
おいて、前記第１の信号と第２の信号を分岐入力され、
そのいずれか一方によりプリセットされたら他方により
クリアされる２進カウンタとしてのフリップフロップを
設けた。
装置の間にレジスタを介在させ、該レジスタを介して第
１の装置から第２の装置へデータを転送するときは、第
１の装置から第１の信号として、該第１の装置から前記
レジスタへ転送データを格納するための信号を出力し、
その後、第２の装置が前記レジスタから転送データを読
み込んだら該第２の装置は第２の信号として、そのこと
を表す信号を出力し、前記レジスタを介して第２の装置
から第１の装置へデータを転送するときは、第２の装置
から前記第２の信号として、該第２の装置から前記レジ
スタへ転送データを格納するための信号を出力し、その
後、第１の装置が前記レジスタから転送データを読み込
んだら該第１の装置は前記第１の信号として、そのこと
を表す信号を出力するようにしたデータ転送制御装置に
おいて、前記第１の信号と第２の信号を分岐入力され、
そのいずれか一方によりプリセットされたら他方により
クリアされる２進カウンタとしてのフリップフロップを
設けた。
該フリップフロップのカウント出力を前記第１および第
２の各装置に対する転送制御信号として用いる。
２の各装置に対する転送制御信号として用いる。
本発明による制御装置は、従来技術とは、各装置におい
てレジスタの状態を表示する手段を装置内に設ける必要
がないこと、相手装置からの割込み機能を必要としない
こと、データ転送制御を簡単なハードウェア構成でしか
も簡単な制御で実現できること、などの点において異な
る。
てレジスタの状態を表示する手段を装置内に設ける必要
がないこと、相手装置からの割込み機能を必要としない
こと、データ転送制御を簡単なハードウェア構成でしか
も簡単な制御で実現できること、などの点において異な
る。
第１図は本発明の一実施例を示す回路図である。同図に
おいて、１は本発明に係る制御装置、２は既に説明済み
の第２図（ａ）に示すレジスタ、３は装置Ａに接続する
双方向データバス、４は装置Ｂに接続する双方向データ
バス、信号5,6,7,8の動作態様は第１表にまとめて示し
た通りである。９はデータ転送方向を示す入力で、“1"
のとき装置Ａから装置Ｂへ、“0"のとき装置Ｂから装置
Ａへ、となる。10は“1"を入力すると制御装置１を初期
状態にする入力、11はレジスタの状態を示すフリップフ
ロップ（カウンタ）、12,13はORゲート、14,15はANDゲ
ート、16はNOTゲート、である。
おいて、１は本発明に係る制御装置、２は既に説明済み
の第２図（ａ）に示すレジスタ、３は装置Ａに接続する
双方向データバス、４は装置Ｂに接続する双方向データ
バス、信号5,6,7,8の動作態様は第１表にまとめて示し
た通りである。９はデータ転送方向を示す入力で、“1"
のとき装置Ａから装置Ｂへ、“0"のとき装置Ｂから装置
Ａへ、となる。10は“1"を入力すると制御装置１を初期
状態にする入力、11はレジスタの状態を示すフリップフ
ロップ（カウンタ）、12,13はORゲート、14,15はANDゲ
ート、16はNOTゲート、である。
次に第１図に示した実施例の動作を説明する。
装置Ａから装置Ｂへデータを転送する場合（信号９は
“1"） 信号９が“1"であるため３は入力、４は出力となり、AN
Dゲート14の出力は“0"となる。次にフリップフロップ1
1を初期状態にするために信号10にクロックパルスを加
える。これによりフリップフロップ11はORゲート13を介
してクリア端子CLにクロックパルスを入力されてクリア
され、その結果信号８は“0"、信号７は“1"となる。
“1"） 信号９が“1"であるため３は入力、４は出力となり、AN
Dゲート14の出力は“0"となる。次にフリップフロップ1
1を初期状態にするために信号10にクロックパルスを加
える。これによりフリップフロップ11はORゲート13を介
してクリア端子CLにクロックパルスを入力されてクリア
され、その結果信号８は“0"、信号７は“1"となる。
次に装置Ａは信号７が“1"である（レジスタ２が空であ
る）ことにより、装置Ｂへの転送データをデータバス３
上にセットし信号５にクロックパルスを加える。これに
よりフリップフロップ11はORゲート12を介してプリセッ
ト端子Ｐにクロックパルスを入力されてプリセットさ
れ、その結果信号８は“1"に、信号７は“0"になる。
る）ことにより、装置Ｂへの転送データをデータバス３
上にセットし信号５にクロックパルスを加える。これに
よりフリップフロップ11はORゲート12を介してプリセッ
ト端子Ｐにクロックパルスを入力されてプリセットさ
れ、その結果信号８は“1"に、信号７は“0"になる。
次に装置Ｂは信号８が“1"である（レジスタ２にデータ
が格納されている）ことより任意の時刻にデータバス４
上のデータを読み込み、信号６にクロックパルスを入力
する。これによりフリップフロップ11はORゲート13を介
してクリア端子CLにクロックパルスを入力され、その結
果信号８は“0"に、信号７は“1"になる。
が格納されている）ことより任意の時刻にデータバス４
上のデータを読み込み、信号６にクロックパルスを入力
する。これによりフリップフロップ11はORゲート13を介
してクリア端子CLにクロックパルスを入力され、その結
果信号８は“0"に、信号７は“1"になる。
以下上記と同様に装置Ａは信号７が“1"であれば装置Ｂ
への転送データをデータバス３上にセットし信号５にク
ロックパルスを加える。また装置Ｂは信号８が“1"であ
ればデータバス４上のデータを読み込み、信号６にクロ
ックパルスを加えることにより装置Ａから装置Ｂへのデ
ータ転送が行える。
への転送データをデータバス３上にセットし信号５にク
ロックパルスを加える。また装置Ｂは信号８が“1"であ
ればデータバス４上のデータを読み込み、信号６にクロ
ックパルスを加えることにより装置Ａから装置Ｂへのデ
ータ転送が行える。
装置Ｂから装置Ａへデータを転送する場合（信号９は
“0"） 信号９が“0"であるため３は出力、４は入力となり、AN
Dゲート15の出力は常に“0"となる。次にフリップフロ
ップ11を初期状態にするために信号10にクロックパルス
を加える。これによりフリップフロップ11はANDゲート1
4、ORゲート12を介してプリセット端子Ｐにクロックパ
ルスを入力され、その結果、プリセットされて信号８は
“1"、信号７は“0"となる。
“0"） 信号９が“0"であるため３は出力、４は入力となり、AN
Dゲート15の出力は常に“0"となる。次にフリップフロ
ップ11を初期状態にするために信号10にクロックパルス
を加える。これによりフリップフロップ11はANDゲート1
4、ORゲート12を介してプリセット端子Ｐにクロックパ
ルスを入力され、その結果、プリセットされて信号８は
“1"、信号７は“0"となる。
次に装置Ｂは信号８が“1"である（レジスタ２が空であ
る）ことより、装置Ａへの転送データをデータバス４上
にセットし信号６にクロックパルスを加える。これによ
りフリップフロップ11はORゲート13を介してクリア端子
CLにクロックパルスを入力されてクリアされ、その結果
信号７は“1"に、信号８は“0"になる。
る）ことより、装置Ａへの転送データをデータバス４上
にセットし信号６にクロックパルスを加える。これによ
りフリップフロップ11はORゲート13を介してクリア端子
CLにクロックパルスを入力されてクリアされ、その結果
信号７は“1"に、信号８は“0"になる。
次に装置Ａは信号７が“1"である（レジスタ２にデータ
が格納されている）ことより任意の時刻にデータバス３
上のデータを読み込み、信号５にクロックパルスを入力
する。これによりフリップフロップ11はORゲート12を介
してプリセット端子Ｐにクロックパルスを入力されてプ
リセットされ、その結果信号７は“0"に、信号８は“1"
になる。
が格納されている）ことより任意の時刻にデータバス３
上のデータを読み込み、信号５にクロックパルスを入力
する。これによりフリップフロップ11はORゲート12を介
してプリセット端子Ｐにクロックパルスを入力されてプ
リセットされ、その結果信号７は“0"に、信号８は“1"
になる。
以下上記と同様に装置Ｂは信号８が“1"であれば装置Ａ
への転送データをデータバス４上にセットし信号６にク
ロックパルスを加える。また装置Ａは信号７が“1"であ
ればデータバス３上のデータを読み込み、信号５にクロ
ックパルスを加えることにより装置Ｂから装置Ａへデー
タ転送が行える。
への転送データをデータバス４上にセットし信号６にク
ロックパルスを加える。また装置Ａは信号７が“1"であ
ればデータバス３上のデータを読み込み、信号５にクロ
ックパルスを加えることにより装置Ｂから装置Ａへデー
タ転送が行える。
以上説明したように本発明によれば、レジスタを介して
データ転送を行う装置間に位置する制御装置により、レ
ジスタと各装置間のデータ転送制御を行うため、各装置
側の制御は簡単となり、所要の制御機能を簡単な制御回
路構成で実現できるという利点がある。
データ転送を行う装置間に位置する制御装置により、レ
ジスタと各装置間のデータ転送制御を行うため、各装置
側の制御は簡単となり、所要の制御機能を簡単な制御回
路構成で実現できるという利点がある。
第１図は本発明の一実施例を示す回路図、第２図（ａ）
は転送に用いるレジスタの回路構成図、第２図（ｂ）は
従来のデータ転送制御装置を示すブロック図、である。 符号の説明 １……本発明にかかる制御装置、２……転送データを一
時格納するレジスタ、3,4……データバス（双方向）、
5,6,9,10……入力信号線、7,8……出力信号線、11……
フリップフロップ、12,13……ORゲート、14,15……AND
ゲート、16……NOTゲート、21……フリップフロップ、2
2,23……３ステートゲート、24,25,27,28……ANDゲー
ト、26,29……ORゲート、30……NOTゲート、31〜36……
データ入出力線、41,42……装置間の信号線。
は転送に用いるレジスタの回路構成図、第２図（ｂ）は
従来のデータ転送制御装置を示すブロック図、である。 符号の説明 １……本発明にかかる制御装置、２……転送データを一
時格納するレジスタ、3,4……データバス（双方向）、
5,6,9,10……入力信号線、7,8……出力信号線、11……
フリップフロップ、12,13……ORゲート、14,15……AND
ゲート、16……NOTゲート、21……フリップフロップ、2
2,23……３ステートゲート、24,25,27,28……ANDゲー
ト、26,29……ORゲート、30……NOTゲート、31〜36……
データ入出力線、41,42……装置間の信号線。
Claims (1)
- 【請求項１】第１の装置と第２の装置の間にレジスタを
介在させ、該レジスタを介して第１の装置から第２の装
置へデータを転送するときは、第１の装置から第１の信
号として、該第１の装置から前記レジスタへ転送データ
を格納するための信号を出力し、その後、第２の装置が
前記レジスタから転送データを読み込んだら該第２の装
置は第２の信号として、そのことを表す信号を出力し、
前記レジスタを介して第２の装置から第１の装置へデー
タを転送するときは、第２の装置から前記第２の信号と
して、該第２の装置から前記レジスタへ転送データを格
納するための信号を出力し、その後、第１の装置が前記
レジスタから転送データを読み込んだら該第１の装置は
前記第１の信号として、そのことを表す信号を出力する
ようにしたデータ転送制御装置において、 前記第１の信号と第２の信号を分岐入力され、そのいず
れか一方によりプリセットされたら他方によりクリアさ
れる２進カウンタとしてのフリップフロップを設け、該
フリップフロップのカウント出力を前記第１および第２
の各装置に対する転送制御信号として用いることを特徴
とするデータ転送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62016238A JPH0681158B2 (ja) | 1987-01-28 | 1987-01-28 | デ−タ転送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62016238A JPH0681158B2 (ja) | 1987-01-28 | 1987-01-28 | デ−タ転送制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63185254A JPS63185254A (ja) | 1988-07-30 |
| JPH0681158B2 true JPH0681158B2 (ja) | 1994-10-12 |
Family
ID=11910977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62016238A Expired - Fee Related JPH0681158B2 (ja) | 1987-01-28 | 1987-01-28 | デ−タ転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0681158B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5775101B2 (ja) * | 2013-01-18 | 2015-09-09 | 日本電信電話株式会社 | 信号受信回路 |
-
1987
- 1987-01-28 JP JP62016238A patent/JPH0681158B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63185254A (ja) | 1988-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5019966A (en) | Dual processors using busy signal for controlling transfer for predetermined length data when receiving processor is processing previously received data | |
| JP3557625B2 (ja) | 情報処理装置 | |
| US4437158A (en) | System bus protocol interface circuit | |
| JP2893897B2 (ja) | シリアル入出力装置 | |
| JPS63185254A (ja) | デ−タ転送制御装置 | |
| JPH0756519Y2 (ja) | データ通信装置 | |
| RU1807495C (ru) | Устройство дл сопр жени процессоров | |
| JPH0267665A (ja) | インタフェイス回路 | |
| JP2581041B2 (ja) | デ−タ処理装置 | |
| JP2563807B2 (ja) | ダイレクトメモリアクセス制御回路 | |
| JPS6384345A (ja) | デ−タ受信回路 | |
| JP2636003B2 (ja) | データ転送制御装置 | |
| JPS63202154A (ja) | シリアル通信方式 | |
| JPH02149049A (ja) | 通信制御方式 | |
| JPH05265923A (ja) | データ転送装置 | |
| JPS6336459A (ja) | 高速ｄｍａ転送方式 | |
| JPH01304568A (ja) | プロセス出力装置のデータ読み取り方式 | |
| JPH04205365A (ja) | データ通信装置 | |
| JPS6336355A (ja) | シリアル・バス・インタ−フエイス回路 | |
| JPS5953743B2 (ja) | 通信制御装置 | |
| JPS60222951A (ja) | デ−タ転送方式 | |
| JPS63228256A (ja) | 入出力制御回路 | |
| JPS61115129A (ja) | デ−タ転送システム | |
| JPH0421149A (ja) | Ｄｍａデータ伝送装置 | |
| JPH01103755A (ja) | データ転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |