JPH0161883U - - Google Patents
Info
- Publication number
- JPH0161883U JPH0161883U JP15725187U JP15725187U JPH0161883U JP H0161883 U JPH0161883 U JP H0161883U JP 15725187 U JP15725187 U JP 15725187U JP 15725187 U JP15725187 U JP 15725187U JP H0161883 U JPH0161883 U JP H0161883U
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- fet
- zener diode
- terminal
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Dc-Dc Converters (AREA)
Description
第１図及び第２図はこの考案の一実施例である
チヨツパ回路の回路図、第３図は従来のチヨツパ
回路の回路図である。
チヨツパ回路の回路図、第３図は従来のチヨツパ
回路の回路図である。
Claims (1)
- 【実用新案登録請求の範囲】 Ａ ソースが入力端子に接続され、ドレインが
出力端子に接続されたＦＥＴと、 Ｂ 入力側が上記入力端子に接続されたボルテー
ジフオロワと、 Ｃ 一方の入力側がコンパレートレベル信号入力
端子に接続され、他方の入力側が制御信号入力端
子に接続され、出力側が上記ＦＥＴのゲートに接
続されたオープンコレクタ比較器と、 Ｄ 一端が上記ボルテージフオロワの出力側に接
続されたツエナダイオードと、 Ｅ 該ツエナダイオードの他端に接続された定電
流源と、 Ｆ 一端が上記ＦＥＴのゲートに接続され、他端
が上記ツエナダイオードを通じてオープンコレク
タ比較器の一方の電源端子に接続された抵抗と、 を具備して成ることを特徴とするチヨツパ回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15725187U JPH0161883U (ja) | 1987-10-14 | 1987-10-14 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15725187U JPH0161883U (ja) | 1987-10-14 | 1987-10-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0161883U true JPH0161883U (ja) | 1989-04-20 |
Family
ID=31436532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15725187U Pending JPH0161883U (ja) | 1987-10-14 | 1987-10-14 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0161883U (ja) |
-
1987
- 1987-10-14 JP JP15725187U patent/JPH0161883U/ja active Pending