JPH0163235U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案によるフイードバツク制御方式
の一実施例のブロツク回路図である。 １，２……伝送路、３……制御回路、４……入
力側トランスジユーサ、５……入力側Ａ−Ｄ変換
器、６……出力側トランスジユーサ、７……出力
側Ａ−Ｄ変換器、８……比較回路、９……選択回
路、１０……計数回路、１１……クロツク、１４
……伝送システム、１５……入力端、１６……出
力端、１７……入力変換回路、１８……出力変換
回路、２１……基準信号電圧、２２……比較信号
電圧、２３……デジタル基準信号Ａ、２４……デ
ジタル比較信号Ｂ、２５……制御値、９１，９２
，９３……ＡＮＤ回路。

Claims (1)

1. 【実用新案登録請求の範囲】 電気信号を伝送する伝送システムの中途に、こ
   の伝送システムの伝送特性を制御する制御回路を
   接続し、前記伝送システムにおける入力端の電圧
   と出力端の電圧をピツクアツプして両者を比較し
   、この両者の差電圧を前記制御回路の制御機能に
   適する制御値に変換して、この制御回路に帰還し
   、前記伝送システムの伝送特性を制御するフイー
   ドバツク制御装置において： 前記伝送システムの入力端の電圧をピツクアツ
   プして所要の電圧に変換する入力側トランスジユ
   ーサと、この入力側トランスジユーサが出力する
   電圧を受けてデジタル量に変換する入力側Ａ−Ｄ
   変換器とから成り、この入力側Ａ−Ｄ変換器が出
   力する前記デジタル量をデジタル基準信号として
   送り出す入力変換回路と； 前記伝送システムの出力端の電圧をピツクアツ
   プして所要の電圧に変換する出力側トランスジユ
   ーサと、この出力側トランスジユーサが出力する
   電圧を受けてデジタル量に変換する出力側Ａ−Ｄ
   変換器とから成り、この出力側Ａ−Ｄ変換器から
   出る前記デジタル量をデジタル比較信号として送
   り出す出力変換回路と； 前記デジタル基準信号と前記デジタル比較信号
   を受けてこれらを比較し、前者が後者より小さい
   ときには第１の端子に、等しいときには第２の端
   子に、また大きいときには第３の端子にそれぞれ
   論理値“１”を出力する比較回路と； 前記第１又は第３の端子から論理値“１”を受
   けたときに第４又は第５の端子からそれぞれクロ
   ツクパルスを出力し、前記第２の端子から論理値
   “１”を受けたときには前記クロツクパルスの出
   力を停止する選択回路と； 前記第４の端子または第５の端子からクロツク
   パルスを受けるごとにそれぞれ現在の計数値に所
   定数を加算するか又は現在の計数値から所定数を
   減算する計数を行い、計数値を前記制御回路を制
   御する前記制御値に変換して出力する計数回路と
   からなり； 前記伝送システムが正常な状態にあるときは、
   前記デジタル基準信号の値と前記デジタル比較信
   号の値とは等しくなるように、前記入力変換回路
   および前記出力変換回路は調整されていることを
   特徴とするフイードバツク制御装置。