JPH0168505U - - Google Patents
Info
- Publication number
- JPH0168505U JPH0168505U JP1987163143U JP16314387U JPH0168505U JP H0168505 U JPH0168505 U JP H0168505U JP 1987163143 U JP1987163143 U JP 1987163143U JP 16314387 U JP16314387 U JP 16314387U JP H0168505 U JPH0168505 U JP H0168505U
- Authority
- JP
- Japan
- Prior art keywords
- control
- data
- storage means
- control device
- data bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Control By Computers (AREA)
Description
第１図は本考案の一実施例を示すハードウエア
構成図、第２図及び第３図は同上の要部構成図、
第４図〜第７図は従来例の作用を説明するための
図である。 １１……ＣＰＵ、１２……データバス、１３…
…アドレスバス、１４……第１ＲＯＭ、１５……
第２ＲＯＭ。
構成図、第２図及び第３図は同上の要部構成図、
第４図〜第７図は従来例の作用を説明するための
図である。 １１……ＣＰＵ、１２……データバス、１３…
…アドレスバス、１４……第１ＲＯＭ、１５……
第２ＲＯＭ。
Claims (1)
- 所定ビツト数のデータバスを設けた制御手段と
、該制御手段よりビツト数の少ない複数の記憶手
段と、を備え、前記制御手段は、前記記憶手段に
記憶されている制御対象の制御データを検索し、
この検索データに基づいて前記制御対象を制御す
るようにした制御装置において、前記制御手段の
データバスを、下位データバスから順に複数デー
タバスずつ、前記各記憶手段に接続し、かつ前記
制御データを、前記記憶手段のいずれか一つの各
アドレスに連続して記憶させるように構成したこ
とを特徴とする制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987163143U JPH0168505U (ja) | 1987-10-27 | 1987-10-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987163143U JPH0168505U (ja) | 1987-10-27 | 1987-10-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0168505U true JPH0168505U (ja) | 1989-05-02 |
Family
ID=31447604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987163143U Pending JPH0168505U (ja) | 1987-10-27 | 1987-10-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0168505U (ja) |
-
1987
- 1987-10-27 JP JP1987163143U patent/JPH0168505U/ja active Pending