JPH018076Y2 - - Google Patents

Info

Publication number
JPH018076Y2
JPH018076Y2 JP16408482U JP16408482U JPH018076Y2 JP H018076 Y2 JPH018076 Y2 JP H018076Y2 JP 16408482 U JP16408482 U JP 16408482U JP 16408482 U JP16408482 U JP 16408482U JP H018076 Y2 JPH018076 Y2 JP H018076Y2
Authority
JP
Japan
Prior art keywords
circuit
signal
output
switch
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP16408482U
Other languages
Japanese (ja)
Other versions
JPS5969593U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP16408482U priority Critical patent/JPS5969593U/en
Publication of JPS5969593U publication Critical patent/JPS5969593U/en
Application granted granted Critical
Publication of JPH018076Y2 publication Critical patent/JPH018076Y2/ja
Granted legal-status Critical Current

Links

Description

【考案の詳細な説明】 産業上の利用分野 この考案は信号切換回路、特に異なるインピー
ダンスを有する信号源、例えばレコードプレーヤ
におけるMM形カートリツジとMC形カートリツ
ジとを切り換える場合等に用いて好適な信号切換
回路に関する。
[Detailed description of the invention] Industrial application field This invention is a signal switching circuit suitable for use in signal switching circuits, especially when switching between signal sources with different impedances, such as MM type cartridges and MC type cartridges in record players. Regarding circuits.

背景技術とその問題点 一般に、オーデイオシステム等ではプレーヤ側
には、異なるカートリツジ、例えばMM形カート
リツジとMC形カートリツジを搭載し、これを必
要に応じて選択して使用する場合がある。この際
にはアンプのイコライザ特性をも、選択されたカ
ートリツジのインピーダンスに応じて切り換える
必要がある。
BACKGROUND TECHNOLOGY AND PROBLEMS Generally, in an audio system or the like, different cartridges are installed on the player side, for example, an MM type cartridge and an MC type cartridge, and these may be selected and used as necessary. In this case, it is also necessary to switch the equalizer characteristics of the amplifier according to the impedance of the selected cartridge.

ところが、従来は斯かる操作をいちいち手動で
行つていたので取り扱いが非常に面倒で操作が煩
雑になる等の欠点があつた。
However, in the past, such operations were performed manually each time, which resulted in drawbacks such as extremely troublesome handling and complicated operations.

考案の目的 この考案は、斯かる点に鑑み、MM形やMC形
のカートリツジの如く、異なるインピーダンスを
有する信号源を必要に応じて自動的に切り換える
ことができる操作性の優れた信号切換回路を提供
するものである。
Purpose of the invention In view of these points, this invention has developed a signal switching circuit with excellent operability that can automatically switch signal sources with different impedances as necessary, such as MM type and MC type cartridges. This is what we provide.

考案の概要 この考案では、第1及び第2の信号源を切り換
えるスイツチ回路と、上記第1及び第2の信号源
に対応して設けられた第1及び第2のスイツチ
と、これ等のスイツチの開閉に応じて上記スイツ
チ回路の開閉を制御するゲート回路と、上記スイ
ツチの閉成に応答して第1及び第2の設定時間を
設定する時間設定手段とを備え、この時間設定手
段の出力により、上記第1の設定時間中上記ゲー
ト回路を付勢して上記第1又は第2の信号源を選
択すると共に、上記第2の設定時間中上記選択さ
れた信号源の出力を抑制する様にしたので、所望
の信号源を自動的に選択でき、操作性を向上でき
ると共にその選択の際等に生じる恐れのある不快
な音をも抑制できる。
Summary of the invention This invention includes a switch circuit for switching between first and second signal sources, first and second switches provided corresponding to the first and second signal sources, and a switch circuit for switching between these switches. a gate circuit for controlling the opening and closing of the switch circuit in response to the opening and closing of the switch; and a time setting means for setting first and second set times in response to the closing of the switch, and an output of the time setting means. energizes the gate circuit to select the first or second signal source during the first set time, and suppresses the output of the selected signal source during the second set time. This makes it possible to automatically select a desired signal source, improve operability, and suppress unpleasant sounds that may occur during selection.

実施例 以下、この考案の一実施例を第1図及び第2図
に基いて詳しく説明する。
Embodiment Hereinafter, an embodiment of this invention will be described in detail with reference to FIGS. 1 and 2.

第1図は本実施例の回路構成を示すもので、同
図において、1及び2は信号源としての、例えば
MM形カートリツジ及びMC形カートリツジであ
つて、これ等のカートリツジ1及び2の一側は接
地され、他側は夫々スイツチ3及び4の共通端子
に接続される。スイツチ3及び4は後述される様
に互いにその切り換えが逆となる様に制御され
る。そして、これらのスイツチ3及び4の接点a
側は測定器5の入力側に接続されると共に抵抗器
6を介して基準電源7に接続される。又、接点b
側はカートリツジ1及び2からの信号が供給され
るアンプ8の入力側に接続され、このアンプ8の
出力側はミユーテイング用のスイツチ9を介して
出力端子10に接続される。又、測定器5におけ
る測定結果に基いて、制御回路11よりアンプ8
へ制御信号が供給され、これによつてアンプ8の
イコライザ特性がカートリツジ1及び2の選択さ
れた方のインピーダンスに合致する様に調整され
る。なお、測定器5における測定結果は、端子1
2に図示せずも表示器等を接続して表示するよう
にしてもよい。
FIG. 1 shows the circuit configuration of this embodiment. In the figure, 1 and 2 are signal sources, e.g.
MM type cartridge and MC type cartridge, one side of these cartridges 1 and 2 is grounded, and the other side is connected to a common terminal of switches 3 and 4, respectively. Switches 3 and 4 are controlled so that their switching is opposite to each other, as will be described later. And contact a of these switches 3 and 4
The side is connected to the input side of the measuring instrument 5 and is also connected to a reference power source 7 via a resistor 6. Also, contact b
The output side of the amplifier 8 is connected to the output terminal 10 via a muting switch 9. Also, based on the measurement results from the measuring device 5, the control circuit 11 sends the amplifier 8
A control signal is supplied to the amplifier 8 so that the equalizer characteristics of the amplifier 8 are adjusted to match the impedance of the selected one of the cartridges 1 and 2. Note that the measurement results from the measuring device 5 are
2 may be connected to a display device (not shown) for display.

そして、スイツチ3及び4の切り換えは自動的
に行なわれるわけであるが、その機能は、次の様
な回路構成でおこなわれる。即ち正の電源端子+
Bにその一端が接続されたスイツチ13及び14
が設けられ、これらのスイツチ13及び14の他
端は、フリツプフロツプ回路15の入力端子S及
びRに夫々接続される。又、スイツチ13及び1
4の他端はオア回路16の各入力端に接続され、
このオア回路16の出力側はプリセツタブルカウ
ンタ17のプリセツト端子PRに接続される。こ
のカウンタ17は、予め所定値をプリセツトする
ことが可能であり、オア回路16から供給されて
くる信号によりクロツク回路18からのクロツク
を(ダウン)カウント開始する様に作動する。
又、カウンタ17は、所定数の出力端子、例えば
出力端子A〜Dを有し、この内の出力端子C及び
Dの出力は、今このカウンタにプリセツトした値
が例えば9とすると、9から4の値まではそのレ
ベルが不一致の状態にあるも、3以下になると一
致状態となり、そして、0となると総ての端子が
ローレベルとなる様になされている。カウンタ1
7の出力端子C及びDはゲート回路としての例え
ば、イクスクルーシブオア回路19の各入力端に
接続され、イクスクルーシブオア回路19の出力
側は、ゲート回路としてのイクスクルーシブオア
回路20及び21の各入力端に接続される。イク
スクルーシブオア回路20の他の入力端には、フ
リツプフロツプ回路15の出力端子Qが接続さ
れ、一方イクスクルーシブオア回路21の他方の
入力端には、フリツプフロツプ回路15の反転出
力端子が接続される。そして、これらのイクス
クルーシブオア回路20及び21の出力側は夫々
トランジスタ22及び23のベース側に接続され
る。トランジスタ22のエミツタは接地され、そ
のコレクタは例えばトランスフアタイプのリレー
コイル24を介して正の電源端子+Bに接続され
る。また、トランジスタ23のエミツタは接地さ
れ、そのコレクタは上述同様のトランスフアタイ
プのリレーコイル25を介して正の電源端子+B
に接続される。そして、これらコイル24及び2
5により夫々上述したスイツチ3及び4が逆相の
関係で切り換えられる。つまり、トランジスタ2
2がオンすると、コイル24が付勢され、スイツ
チ3が接点b側に接続されてカートリツジ1の使
用状態となるも、このときトランジスタ23はオ
ンされないのでスイツチ4が接点a側でカートリ
ツジ2の測定状態となる。一方、トランジスタ2
3がオンすると、コイル25が付勢され、スイツ
チ4が接点b側に接続してカートリツジ2の使用
状態となるも、このときトランジスタ22はオン
されないのでスイツチ3が接点b側でカートリツ
ジ1の測定状態となる。又、ミユーテイング用の
スイツチ9を制御するために、カウンタ17の出
力側にノア回路26が設けられ、このノア回路2
6の各入力端にカウンタ17の出力端子A〜Dが
夫々接続され、ノア回路26の出力側はトランジ
スタ27のベースに接続される。トランジスタ2
7のエミツタは接地され、コレクタはコイル28
を介して正の電源端子+Bに接続される。そし
て、このトランジスタ27がオンすることにより
コイル28が付勢され、これによつて通常演奏状
態に入るまでは開放状態にあるスイツチ9を閉成
する様に働く。つまり、ミユーテイング解除の状
態とする。又、ノア回路26の出力側は、カウン
タ17のクロツク停止端子CSに接続され、ミユ
ーテイング解除と同時にこのカウンタ17のカウ
ント動作を停止する様にしている。
The switches 3 and 4 are automatically switched, and their function is performed by the following circuit configuration. That is, the positive power terminal +
switches 13 and 14, one end of which is connected to B;
The other ends of these switches 13 and 14 are connected to input terminals S and R of a flip-flop circuit 15, respectively. Also, switches 13 and 1
The other end of 4 is connected to each input end of the OR circuit 16,
The output side of this OR circuit 16 is connected to a preset terminal PR of a presettable counter 17. This counter 17 can be preset to a predetermined value, and operates to start (down) counting the clock from the clock circuit 18 in response to a signal supplied from the OR circuit 16.
Further, the counter 17 has a predetermined number of output terminals, for example, output terminals A to D, and the outputs of output terminals C and D among these output terminals vary from 9 to 4 if the value preset to this counter is 9, for example. Up to the value of , the levels are in a mismatched state, but when it becomes 3 or less, it becomes a match state, and when it becomes 0, all terminals are set to low level. counter 1
The output terminals C and D of 7 are connected to respective input terminals of, for example, an exclusive OR circuit 19 as a gate circuit, and the output side of the exclusive OR circuit 19 is connected to an exclusive OR circuit 20 and It is connected to each input terminal of 21. The other input terminal of the exclusive OR circuit 20 is connected to the output terminal Q of the flip-flop circuit 15, while the other input terminal of the exclusive OR circuit 21 is connected to the inverting output terminal of the flip-flop circuit 15. Ru. The output sides of these exclusive OR circuits 20 and 21 are connected to the base sides of transistors 22 and 23, respectively. The emitter of the transistor 22 is grounded, and the collector thereof is connected to a positive power supply terminal +B via a transfer type relay coil 24, for example. Further, the emitter of the transistor 23 is grounded, and its collector is connected to the positive power terminal +B via a transfer type relay coil 25 similar to that described above.
connected to. These coils 24 and 2
5, the above-mentioned switches 3 and 4 are switched in a reverse phase relationship. In other words, transistor 2
When transistor 2 is turned on, the coil 24 is energized and the switch 3 is connected to the contact b side, and the cartridge 1 is ready for use. However, at this time, the transistor 23 is not turned on, so the switch 4 is connected to the contact a side and the cartridge 2 is measured. state. On the other hand, transistor 2
When transistor 3 is turned on, the coil 25 is energized and the switch 4 is connected to the contact b side, making the cartridge 2 ready for use.However, at this time, the transistor 22 is not turned on, so the switch 3 is connected to the contact b side and the cartridge 1 is measured. state. Further, in order to control the muting switch 9, a NOR circuit 26 is provided on the output side of the counter 17.
The output terminals A to D of the counter 17 are connected to each input terminal of the counter 6, and the output side of the NOR circuit 26 is connected to the base of the transistor 27. transistor 2
The emitter of 7 is grounded, and the collector is connected to the coil 28.
It is connected to the positive power supply terminal +B via. When the transistor 27 is turned on, the coil 28 is energized, thereby closing the switch 9, which is in the open state until the normal playing state is entered. In other words, the muting is released. The output side of the NOR circuit 26 is connected to the clock stop terminal CS of the counter 17, so that the counting operation of the counter 17 is stopped at the same time as muting is released.

またノア回路16と測定回路5との間に遅延手
段例えば単安定マルチバイブレータ29及び30
が設けられ、これによつて、スイツチ3及び4が
夫々接点a側に接続されている間の任意の時間中
カートリツジ1及び2を測定するようにしてい
る。
Furthermore, delay means such as monostable multivibrators 29 and 30 are connected between the NOR circuit 16 and the measuring circuit 5.
are provided, thereby allowing the cartridges 1 and 2 to be measured at any time while the switches 3 and 4 are respectively connected to the contact a side.

次に、この第1図の回路動作を第2図の信号波
形を参照しながら説明する。今、時間T1でスイ
ツチ13をオンし、スイツチ14をオフ状態とす
ると、その出力側には第2図B及びCに夫々示す
様な信号S1及びS2が出力される。そして信号S1
同期してオア回路6の出力側には第2図Dに示す
様な信号S3が発生する。この信号S3がカウンタ1
7のプリセツト端子PRに供給されると、カウン
タ17は、これに同期してクロツク回路18から
のクロツク信号を(ダウン)カウント開始する。
そして今、このカウンタ17のプリセツト値を例
えば9としておくと、この時カウンタ17の出力
端子C及びDのレベルは互いに不一致状態で、例
えば出力端子Cの出力レベルはローレベル、出力
端子Dの出力レベルはハイレベルであるので、イ
クスクルーシブオア回路19の出力側には、第2
図Eに示す様なハイレベルの信号S4が出力され
る。そしてカウンタ17はカウント4までその出
力端子C及びDのレベルが不一致状態にあるの
で、イクスクルーシブオア回路19の出力もその
カウント位置までハイレベルに維持される。一
方、この時点ではフリツプフロツプ回路15の出
力信号S5は、第2図Fに示す様にハイレベルであ
り、又、反転出力端子の出力信号S6は、第2図
Gに示す様にローレベルであり、従つてイクスク
ルーシブオア回路20の出力側には、第2図Hに
示す様にローレベルの信号S7が取り出され、一
方、イクスクルーシブオア回路21の出力側に
は、第2図に示す様なハイレベルの出力信号S8
が取り出される。この結果、トランジスタ23が
信号S8により導通状態とされ、これによつてその
コレクタ側に接続されたコイル25が付勢され
て、スイツチ4が接点b側となり、カートリツジ
2が測定回路系より遮断される。一方、イクスク
ルーシブオア回路20の出力信号S7はローレベル
であるので、トランジスタ22はオフ状態にあ
り、従つてスイツチ3は接点a側に接続された状
態に維持される。つまりカートリツジ1が測定器
5に接続される。従つて、基準電源7からの電圧
がカートリツジ1のインピーダンスと抵抗器6に
より分圧され、結果としてカートリツジ1のイン
ピーダンス情報が測定器5において測定される。
尚、この測定器5は信号S8がハイレベルにある時
間T1〜T2の第1の設定時間中の任意の時間に測
定を行なうことができるわけであるが、ここで
は、オア回路16の出力信号S3に同期して、単安
定マルチバイブレータ29の出力側に、第2図K
に示す様な出力信号S10を出力し、更にこの信号
S10を単安定マルチバイブレータ30に供給し、
第2図Lに示す様な出力信号S11を取り出し、こ
の信号S11の持続時間Tの間に測定を行なう様に
する。尚、この信号S10及びS11の持続時間は任意
に設定しうるものである。そして、測定器5にお
ける測定結果は、制御回路11より制御信号とし
てアンプ8に供給され、このアンプ8はカートリ
ツジ1のインピーダンスと合する様なイコライザ
特性となる様制御される。そしてカウンタ17の
カウントが3以下になると、カウンタ17の出力
端子C及びDのレベルが一致し、イクスクルーシ
ブオア回路19の出力信号S4が第2図Eに示す様
に時間T2でローレベルとなるために、イクスク
ルーシブオア回路20の出力信号S7が第2図Hに
示す様に時間T2でハイレベルとなり、一方、イ
クスクルーシブオア回路21の出力信号S8が第2
図に示す様に時間T2でローレベルとなり、こ
の結果今度は、トランジスタ23がオフし、トラ
ンジスタ22がオンし、トランジスタ22のオン
によりコイル24が付勢され、スイツチ3が接点
b側に切り換わり、一方、トランジスタ23のオ
フによりコイル25が消勢され、スイツチ4が接
点a側に切り換わる。つまり、これによつてカー
トリツジ1の測定が完了するわけである。そし
て、カウンタ17のカウントが0になると、その
出力端子A〜Dの出力は共にローレベルとなるの
で、ノア回路25の出力側には、第2の設定時間
T2〜T3の終了時間T3で第2図Jに示す様なハイ
レベルの信号S9が出力される。この信号S9により
カウンタ17のカウント動作が停止され一方、ト
ランジスタ27がオンし、このトランジスタ27
のオンによりコイル28が付勢されてスイツチ9
が閉成され、ミユーテイング解除される。つま
り、第2の設定時間を設けることにより、測定完
了してもすぐに使用状態とせず、しばらくの間ミ
ユーテイングをかけて動作不安定により不快な音
が出力されないようにし、完全に動作が安定した
後ミユーテイング解除して使用状態に入るわけで
ある。従つて出力端子10の出力側には、切換操
作等に伴う不快な音が何等混入されることなく、
カートリツジ1よりの音声情報のみが、スイツチ
3の接点b及びアンプ8を通して出力される。
Next, the operation of the circuit shown in FIG. 1 will be explained with reference to the signal waveforms shown in FIG. 2. Now, when switch 13 is turned on and switch 14 is turned off at time T1 , signals S1 and S2 as shown in FIG. 2B and C, respectively, are outputted to the output side. A signal S3 as shown in FIG. 2D is generated on the output side of the OR circuit 6 in synchronization with the signal S1 . This signal S3 is the counter 1
7, the counter 17 starts counting down the clock signal from the clock circuit 18 in synchronization with this.
Now, if the preset value of the counter 17 is set to, for example, 9, then the levels of the output terminals C and D of the counter 17 are in a mismatched state with each other.For example, the output level of the output terminal C is a low level, and the output of the output terminal D is a low level. Since the level is high, the output side of the exclusive OR circuit 19 has a second
A high level signal S4 as shown in Figure E is output. Since the levels of the output terminals C and D of the counter 17 are in a mismatched state until count 4, the output of the exclusive OR circuit 19 is also maintained at a high level until the count position. On the other hand, at this point, the output signal S5 of the flip-flop circuit 15 is at a high level as shown in FIG. 2F, and the output signal S6 of the inverting output terminal is at a low level as shown in FIG. 2G. Therefore, the low level signal S7 is taken out from the output side of the exclusive OR circuit 20 as shown in FIG. High level output signal S8 as shown in Figure 2
is taken out. As a result, the transistor 23 is made conductive by the signal S8 , which energizes the coil 25 connected to its collector side, causing the switch 4 to become the contact b side, thereby disconnecting the cartridge 2 from the measurement circuit system. be done. On the other hand, since the output signal S7 of the exclusive OR circuit 20 is at a low level, the transistor 22 is in an off state, and therefore the switch 3 is maintained in a state connected to the contact a side. That is, the cartridge 1 is connected to the measuring device 5. Therefore, the voltage from the reference power source 7 is divided by the impedance of the cartridge 1 and the resistor 6, and as a result, the impedance information of the cartridge 1 is measured by the measuring device 5.
Note that this measuring device 5 can perform measurement at any time during the first set time period T 1 to T 2 when the signal S 8 is at a high level, but here, the OR circuit 16 In synchronization with the output signal S 3 of the monostable multivibrator 29, a
Outputs the output signal S 10 as shown in
S 10 is supplied to the monostable multivibrator 30,
An output signal S 11 as shown in FIG. 2L is taken out and a measurement is made during the duration T of this signal S 11 . Note that the duration of these signals S10 and S11 can be set arbitrarily. The measurement result from the measuring device 5 is supplied as a control signal from the control circuit 11 to the amplifier 8, and the amplifier 8 is controlled to have an equalizer characteristic that matches the impedance of the cartridge 1. When the count of the counter 17 becomes 3 or less, the levels of the output terminals C and D of the counter 17 match, and the output signal S4 of the exclusive OR circuit 19 goes low at time T2 as shown in FIG. 2E. level, the output signal S 7 of the exclusive OR circuit 20 becomes high level at time T 2 as shown in FIG.
As shown in the figure, it becomes low level at time T2 , and as a result, transistor 23 is turned off, transistor 22 is turned on, transistor 22 is turned on, coil 24 is energized, and switch 3 is turned to contact b side. On the other hand, the coil 25 is deenergized by turning off the transistor 23, and the switch 4 is switched to the contact a side. In other words, this completes the measurement of the cartridge 1. Then, when the count of the counter 17 reaches 0, the outputs of the output terminals A to D both become low level, so that the output side of the NOR circuit 25 is connected to the second set time.
At the end time T3 of T2 to T3 , a high level signal S9 as shown in FIG. 2J is output. This signal S9 stops the counting operation of the counter 17, and turns on the transistor 27.
When the switch 9 is turned on, the coil 28 is energized and the switch 9 is turned on.
is closed and mutating is released. In other words, by providing a second set time, the device is not put into use immediately after the measurement is completed, but is muted for a while to prevent unpleasant sounds from being output due to unstable operation, and to ensure that the operation is completely stable. After that, mutating is canceled and the device enters the state of use. Therefore, the output side of the output terminal 10 is free from any unpleasant sounds caused by switching operations, etc.
Only the audio information from the cartridge 1 is outputted through the contact b of the switch 3 and the amplifier 8.

なお、信号S4及びS9を得るのに、カウンタ1
7、クロツク18、イクスクルーシブオア回路1
9及びノア回路16を用いる代りに、2つの単安
定マルチバイブレータを用いて得るようにしても
よい。
Note that in order to obtain the signals S 4 and S 9 , the counter 1
7. Clock 18, exclusive OR circuit 1
9 and the NOR circuit 16, two monostable multivibrators may be used.

この様にして、本実施例では信号源としてのカ
ートリツジ1及び2を自動的に切り換えることが
できると共にこのカートリツジ1及び2のインピ
ーダンス情報を測定器5で測定して信号系に挿入
されているアンプ8に制御信号として供給するこ
とにより自動的に、そのイコライザ特性をも調整
することができるわけである。
In this way, in this embodiment, the cartridges 1 and 2 as signal sources can be automatically switched, and the impedance information of the cartridges 1 and 2 is measured by the measuring device 5, and the impedance information of the cartridges 1 and 2 is measured by the amplifier inserted in the signal system. 8 as a control signal, its equalizer characteristics can also be automatically adjusted.

応用例 尚、上述の実施例ではこの考案をレコードプレ
ーヤの異なる種類のカートリツジを切り換える場
合を例にとり説明したが、これに限定されること
なく、その他の異なるインピーダンスを有する信
号源を切り換え、選択する場合にも同様に適用可
能である。
Application Example In the above-mentioned embodiment, this invention was explained using an example of switching between different types of cartridges in a record player, but the present invention is not limited to this, and the invention is also applicable to switching and selecting other signal sources having different impedances. The same applies to cases where

考案の効果 上述の如くこの考案によれば、第1及び第2の
信号源を切り換えるスイツチ回路と、上記第1及
び第2の信号源に対応して設けられた第1及び第
2のスイツチと、これ等のスイツチの開閉に応じ
て上記スイツチ回路の開閉を制御するゲート回路
と、上記スイツチの閉成に応答して、第1及び第
2の設定時間を設定する時間設定手段とを設け、
この設定手段の出力によつて、上記第1の設定時
間中は上記ゲート回路を付勢して、上記第1又は
第2の信号源を選択すると共に、上記第2の設定
時間中は、上記選択された信号源の出力を抑制す
る構成としたので、所望の信号源を自動的に選択
することができ、操作性を向上することができ、
またその選択の際に生ずる恐れのある、不快な音
をも抑制できる。又、選択された信号源の測定情
報に応じてその信号源が供給されるアンプのイコ
ライザ特性をも自動的に切り換えることができる
利益がある。
Effects of the invention As described above, according to this invention, a switch circuit for switching between the first and second signal sources, and first and second switches provided corresponding to the first and second signal sources are provided. , a gate circuit for controlling the opening and closing of the switch circuit in response to the opening and closing of these switches, and a time setting means for setting the first and second set times in response to the closing of the switch,
The output of the setting means energizes the gate circuit to select the first or second signal source during the first set time, and the output of the setting means energizes the gate circuit to select the first or second signal source during the second set time. Since the configuration suppresses the output of the selected signal source, the desired signal source can be automatically selected, improving operability.
It is also possible to suppress unpleasant sounds that may occur during selection. Furthermore, there is an advantage that the equalizer characteristics of the amplifier to which the selected signal source is supplied can be automatically switched in accordance with the measurement information of the selected signal source.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの考案の一実施例を示す系統図、第
2図は第1図の動作説明に供刷るための線図であ
る。 1はMM形カートリツジ、2はMC形カートリ
ツジ、3,4はスイツチ、5は測定器、7は基準
電源、8はアンプ、11は制御回路、15はフリ
ツプフロツプ回路、16はオア回路、17はプリ
セツタブルカウンタ、19,20,21はイクス
クルーシブオア回路、22,23,24はトラン
ジスタ、24,25,28はコイル、26はノア
回路、29,30は単安定マルチバイブレータで
ある。
FIG. 1 is a system diagram showing an embodiment of this invention, and FIG. 2 is a diagram to accompany the explanation of the operation of FIG. 1. 1 is an MM type cartridge, 2 is an MC type cartridge, 3 and 4 are switches, 5 is a measuring device, 7 is a reference power supply, 8 is an amplifier, 11 is a control circuit, 15 is a flip-flop circuit, 16 is an OR circuit, and 17 is a preamplifier. A settable counter, 19, 20, and 21 are exclusive OR circuits, 22, 23, and 24 are transistors, 24, 25, and 28 are coils, 26 is a NOR circuit, and 29 and 30 are monostable multivibrators.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 第1及び第2の信号源を切り換えるスイツチ回
路と、上記第1及び第2の信号源に対応して設け
られた第1及び第2のスイツチと、該スイツチの
開閉に応じて上記スイツチ回路の開閉を制御する
ゲート回路と、上記スイツチの閉成に応答して第
1及び第2の設定時間を設定する時間設定手段と
を備え、該時間設定手段の出力により、上記第1
の設定時間中上記ゲート回路を付勢して上記第1
又は第2の信号源を選択すると共に上記第2の設
定時間中、上記選択された信号源の出力を抑制す
る様にしたことを特徴とする信号切換回路。
a switch circuit for switching between first and second signal sources; first and second switches provided corresponding to the first and second signal sources; and a switch circuit for switching between the first and second signal sources; A gate circuit for controlling opening and closing, and a time setting means for setting the first and second set times in response to the closing of the switch;
energizes the gate circuit for the set time of
Alternatively, a signal switching circuit characterized in that the second signal source is selected and the output of the selected signal source is suppressed during the second set time.
JP16408482U 1982-10-29 1982-10-29 Signal switching circuit Granted JPS5969593U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16408482U JPS5969593U (en) 1982-10-29 1982-10-29 Signal switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16408482U JPS5969593U (en) 1982-10-29 1982-10-29 Signal switching circuit

Publications (2)

Publication Number Publication Date
JPS5969593U JPS5969593U (en) 1984-05-11
JPH018076Y2 true JPH018076Y2 (en) 1989-03-02

Family

ID=30359836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16408482U Granted JPS5969593U (en) 1982-10-29 1982-10-29 Signal switching circuit

Country Status (1)

Country Link
JP (1) JPS5969593U (en)

Also Published As

Publication number Publication date
JPS5969593U (en) 1984-05-11

Similar Documents

Publication Publication Date Title
JPH018076Y2 (en)
US3691313A (en) Signal responsive control circuit for magnetic recording and reproducing apparatus
JPS6025698Y2 (en) Control signal switching circuit
JPS5827385Y2 (en) Tape recorder backspace circuit
JPH0727743Y2 (en) Remote control device
JPS6042534B2 (en) Tape recorder control circuit
JPS6138155Y2 (en)
JPS5987679A (en) Double cassette tape recorder
JPS6128260Y2 (en)
JPS5939357Y2 (en) Amplifier with tape recorder
JPH0514358Y2 (en)
JPH0229531Y2 (en)
JPS563476A (en) Magnetic recorder/reproducer
JPH0618400Y2 (en) Voice processor
JPS626586Y2 (en)
JPS6325549Y2 (en)
JPS587489Y2 (en) magnetic recording and playback device
JPS6235Y2 (en)
JPS624Y2 (en)
JPS622560Y2 (en)
JPS58179694U (en) magnetic recording and reproducing device
JPS5965958A (en) Reproducing method of tape recorder
JPS59100498A (en) electronic musical instruments
JPS5625247A (en) Controller of tape recorder
JPS5843695U (en) No signal recording mode display device