JPH0181037U - - Google Patents
Info
- Publication number
- JPH0181037U JPH0181037U JP1987176791U JP17679187U JPH0181037U JP H0181037 U JPH0181037 U JP H0181037U JP 1987176791 U JP1987176791 U JP 1987176791U JP 17679187 U JP17679187 U JP 17679187U JP H0181037 U JPH0181037 U JP H0181037U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- programmable divider
- voltage
- controlled oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
第1図は本考案の実施例を示すブロツク図、第
2図は第1図に示された実施例のタイミング図、
第3図は、従来例を示す回路図である。 3…基準周波数信号発生回路、4…電圧制御発
振回路、5…プログラマブルデイバイダ、6…パ
ルス伸張回路、7…位相比較回路。
2図は第1図に示された実施例のタイミング図、
第3図は、従来例を示す回路図である。 3…基準周波数信号発生回路、4…電圧制御発
振回路、5…プログラマブルデイバイダ、6…パ
ルス伸張回路、7…位相比較回路。
Claims (1)
- 基準周波数信号を発生する基準周波数信号発生
回路と、電圧によつて周波数が制御される電圧制
御発振回路と、該電圧制御発振回路の発振出力を
定められた分周比で分周するプログラマブルデイ
バイダと、該プログラマブルデイバイダの分周出
力を入力し前記電圧制御発振回路の発振出力に基
いて前記プログラマブルデイバイダのプリセツト
制御信号を発生すると共に前記プログラマブルデ
イバイダの分周出力をパルス幅伸張するパルス伸
張回路と、該パルス伸張回路の出力と前記基準周
波数信号を入力し、前記電圧制御発振回路を制御
する位相比較回路とを備えたPLL回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987176791U JP2561794Y2 (ja) | 1987-11-19 | 1987-11-19 | Pll回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987176791U JP2561794Y2 (ja) | 1987-11-19 | 1987-11-19 | Pll回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0181037U true JPH0181037U (ja) | 1989-05-31 |
| JP2561794Y2 JP2561794Y2 (ja) | 1998-02-04 |
Family
ID=31468494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987176791U Expired - Lifetime JP2561794Y2 (ja) | 1987-11-19 | 1987-11-19 | Pll回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2561794Y2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55133640U (ja) * | 1979-03-14 | 1980-09-22 | ||
| JPS58196731A (ja) * | 1982-05-11 | 1983-11-16 | Sanyo Electric Co Ltd | アンロツク信号検出回路 |
-
1987
- 1987-11-19 JP JP1987176791U patent/JP2561794Y2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55133640U (ja) * | 1979-03-14 | 1980-09-22 | ||
| JPS58196731A (ja) * | 1982-05-11 | 1983-11-16 | Sanyo Electric Co Ltd | アンロツク信号検出回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2561794Y2 (ja) | 1998-02-04 |