JPH0191341U - - Google Patents
Info
- Publication number
- JPH0191341U JPH0191341U JP18810787U JP18810787U JPH0191341U JP H0191341 U JPH0191341 U JP H0191341U JP 18810787 U JP18810787 U JP 18810787U JP 18810787 U JP18810787 U JP 18810787U JP H0191341 U JPH0191341 U JP H0191341U
- Authority
- JP
- Japan
- Prior art keywords
- prescaler
- pll circuit
- circuit
- frequency
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
第１図は本考案の周波数シンセサイザ、第２図
は従来例、第３図は第１図の動作説明用タイムチ
ヤートである。 １…基準発振器、２，１２…位相比較器、３…
ローパスフイルタ、４…電圧制御発振器、５…プ
リスケーラ、６…プログラムデバイダ、７…制御
部、８，９，１０，１１…スイツチ。
は従来例、第３図は第１図の動作説明用タイムチ
ヤートである。 １…基準発振器、２，１２…位相比較器、３…
ローパスフイルタ、４…電圧制御発振器、５…プ
リスケーラ、６…プログラムデバイダ、７…制御
部、８，９，１０，１１…スイツチ。
Claims (1)
- ロツク時にＰＬＬ回路を構成するプリスケーラ
の供給電源を遮断するとともに前記ＰＬＬ回路を
開ループとし、前記プリスケーラに再び電源を供
給した後、基準発振信号と前記プリスケーラの分
周出力との位相を比較し、位相の一致時に前記Ｐ
ＬＬ回路を閉ループにして間欠動作をさせたこと
を特徴とする周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18810787U JPH0191341U (ja) | 1987-12-10 | 1987-12-10 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18810787U JPH0191341U (ja) | 1987-12-10 | 1987-12-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0191341U true JPH0191341U (ja) | 1989-06-15 |
Family
ID=31479224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18810787U Pending JPH0191341U (ja) | 1987-12-10 | 1987-12-10 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0191341U (ja) |
-
1987
- 1987-12-10 JP JP18810787U patent/JPH0191341U/ja active Pending