JPH0182512U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案に係る可変遅延線の一実施例を
示す回路図、第２図は本考案の他の可変遅延線を
示す回路図、第３図は本考案の参考となる可変遅
延線を示す回路図、第４図は可変容量ダイオード
を用いた可変遅延線における一般的な特性図であ
る。 １……入力端子、３，９……出力端子、５……
非直線回路、７……出力タツプ、Ｃｐ，Ｃｐ_１，
Ｃｐ_２……バイパスコンデンサ、ＤＬ，ＤＬ′…
…可変遅延線、ＤＡＣ……Ｄ／Ａコンバータ、Ｄ
ｖ……可変容量ダイオード、ＧＬ……接地側ライ
ン、Ｉ……バツフア回路（インバータ）、Ｌ，Ｌ
′……インダクタンス素子、Ｒ_１，Ｒ_２……抵抗
、Ｔｒ……可変インピーダンス素子（電界効果ト
ランジスタ）。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 捲線されたインダクタンス素子と、 このインダクタンス素子に一端が梯子状に接続
   されかつ他端が接地側ラインに共通接続された複
   数の可変容量ダイオードと、 前記接地側ラインを交流的に接地するバイパス
   コンデンサと、を有し、 前記可変容量ダイオードに加えられる制御信号
   によつて遅延時間が可変される可変遅延線におい
   て、 前記バイパスコンデンサが、可変遅延線の入出
   力部に近い前記可変容量ダイオードと前記接地ラ
   インの各接続部に各々接続されてなることを特徴
   とする可変遅延線、 (2) 前記インダクタンス素子の両端が前記入出
   力部である実用新案登録請求の範囲第１項記載の
   可変遅延線。 (3) 前記インダクタンス素子の途中が少なくと
   も前記入力部もしくは前記出力部である実用新案
   登録請求の範囲第１項記載の可変遅延線。 (4) 前記インダクタンス素子の途中にも別の出
   力部が形成され、少なくとも前記入出力部におけ
   る前記可変容量ダイオードと前記接地ラインの各
   接続部で、前記バイパスコンデンサが接続された
   実用新案登録請求の範囲第２項記載の可変遅延線
   。