JPH018366Y2 - - Google Patents

Info

Publication number
JPH018366Y2
JPH018366Y2 JP1985172623U JP17262385U JPH018366Y2 JP H018366 Y2 JPH018366 Y2 JP H018366Y2 JP 1985172623 U JP1985172623 U JP 1985172623U JP 17262385 U JP17262385 U JP 17262385U JP H018366 Y2 JPH018366 Y2 JP H018366Y2
Authority
JP
Japan
Prior art keywords
data
path
substrate
terminal
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1985172623U
Other languages
Japanese (ja)
Other versions
JPS61160947U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1985172623U priority Critical patent/JPH018366Y2/ja
Publication of JPS61160947U publication Critical patent/JPS61160947U/ja
Application granted granted Critical
Publication of JPH018366Y2 publication Critical patent/JPH018366Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Facsimile Heads (AREA)

Description

【考案の詳細な説明】 (技術分野) 本考案はサーマルヘツドにおいて発熱抵抗体に
駆動信号を供給するための導電路を有する基板に
関するものである。
[Detailed Description of the Invention] (Technical Field) The present invention relates to a substrate having a conductive path for supplying a driving signal to a heating resistor in a thermal head.

(従来技術) サーマルヘツドの一例は、第3図に示されるよ
うに、発熱記録を行なうための発熱抵抗体10A
を有するセラミツク基板などの第1の基板(発熱
基板)10と、発熱抵抗体10Aに駆動信号を供
給するための導電路11Aを有するガラスエポキ
シ基板などの第2の基板(配線基板)11と、こ
れらの基板10,11間を電気的に、かつ、能動
的に接続すべくICチツプ12Aを塔載したテー
プキヤリア12,12−1,12−2,…とを具
えている。
(Prior Art) An example of a thermal head is a heating resistor 10A for recording heat generation, as shown in FIG.
A first substrate (heat generating substrate) 10 such as a ceramic substrate having a heating resistor 10A, and a second substrate (wiring substrate) 11 such as a glass epoxy substrate having a conductive path 11A for supplying a drive signal to the heating resistor 10A. In order to electrically and actively connect these substrates 10 and 11, tape carriers 12, 12-1, 12-2, . . . on which IC chips 12A are mounted are provided.

ガラスエポキシ基板などの第2の基板11は、
発熱抵抗体10Aに駆動信号を供給するための特
定の配線パターンを有する導電路11Aを具えて
いる。導電路11Aで、例えば導電路e,e−
2,e−3はデータの導出路4(データアウト
路)、導電路fはデータの導入路(データイン路)
である。
The second substrate 11 such as a glass epoxy substrate is
It includes a conductive path 11A having a specific wiring pattern for supplying a drive signal to the heat generating resistor 10A. In the conductive path 11A, for example, conductive paths e, e-
2, e-3 is the data derivation path 4 (data out path), and the conductive path f is the data introduction path (data in path).
It is.

ところで、従来のサーマルヘツドのガラスエポ
キシ基板などの第2の基板11の導電路11Aに
は、テスト用の端子を特に設けているものはな
い。そのため、サーマルヘツドのテストは、組立
てが完了した後でないと行なうことができない。
もし、組立て完了後にICチツプ12Aの不良が
発見されたような場合、不良ICチツプ12Aを
交換するのは容易ではない。結局、組立てが完了
した後でないとテストを行なうことができない場
合には、サーマルヘツドの歩留りが低下する問題
がある。
By the way, none of the conductive paths 11A of the second substrate 11, such as a glass epoxy substrate of a conventional thermal head, is provided with a terminal for testing. Therefore, testing of the thermal head can only be done after assembly is complete.
If a defective IC chip 12A is discovered after assembly is completed, it is not easy to replace the defective IC chip 12A. After all, if testing cannot be performed until after assembly is completed, there is a problem in that the yield of thermal heads decreases.

(目的) 本考案は、組立て工程の途中でテストを行なう
ことができるようにし、かつ、駆動用IC1個ずつ
のテストを行なうことを可能にして、歩留りを向
上させることのできるサーマルヘツド用配線基板
を提供することを目的とするものである。
(Purpose) The present invention is a wiring board for a thermal head that allows testing to be performed during the assembly process and to test each driving IC one by one, thereby improving yield. The purpose is to provide the following.

(構成) 本考案は、発熱抵抗体が複数のブロツクに分け
られ、各ブロツクごとに設けられた駆動用ICを
介して発熱基板の発熱抵抗体に駆動信号を供給す
るための導電路を有する配線基板において、前記
導電路のうち前記駆動用ICに画像情報信号を導
入するデータイン路及びその1つ前段の駆動用
ICから前記信号を導出するデータアウト路を隣
り合わせて配列し、かつ、隣接する前記各データ
イン路及びデータアウト路に接続されるテスト用
端子を前記各ブロツクごとに設けられた駆動用
ICごとに設け、データイン端子及び前記テスト
用端子によつて前記駆動用ICのデータイン・デ
ータアウトテストを行なうようにしたものであ
る。
(Structure) In the present invention, the heat generating resistor is divided into a plurality of blocks, and the wiring has a conductive path for supplying a drive signal to the heat generating resistor of the heat generating board via a driving IC provided for each block. In the substrate, among the conductive paths, there is a data-in path for introducing an image information signal to the driving IC, and a data-in path for driving one stage preceding the data-in path.
Data-out paths for deriving the signals from the IC are arranged next to each other, and test terminals connected to each adjacent data-in path and data-out path are provided for each block.
The data-in terminal and the test terminal are provided for each IC, and the data-in/data-out test of the driving IC is performed using the data-in terminal and the test terminal.

以下、実施例について具体的に説明する。 Examples will be specifically described below.

第1図は本考案の一実施例を表わすものであ
り、発熱記録を行なうための発熱抵抗体を有する
セラミツク基板などの第1の基板と、発熱抵抗体
に駆動信号を供給するための導電路21Aを有す
るガラスエポキシ基板などの第2の基板21と、
これらの基板間を電気的かつ能動的に接続すべく
駆動用ICチツプ22Aを塔載したテープキヤリ
ア22,22−1〜22−mを具えている。ただ
し、第1の基板は第3図に示されているものと同
じであるので、図示を省略してある。
FIG. 1 shows an embodiment of the present invention, which shows a first substrate such as a ceramic substrate having a heating resistor for recording heat generation, and a conductive path for supplying a drive signal to the heating resistor. a second substrate 21 such as a glass epoxy substrate having 21A;
In order to electrically and actively connect these substrates, tape carriers 22, 22-1 to 22-m are provided on which drive IC chips 22A are mounted. However, since the first substrate is the same as that shown in FIG. 3, illustration thereof is omitted.

発熱抵抗体は一定数ずつのブロツクに区分さ
れ、各ブロツクに1個ずつのICチツプ22Aが
設けられている。
The heating resistor is divided into a fixed number of blocks, and each block is provided with one IC chip 22A.

ガラスエポキシ基板などの第2の基板21上の
導電路21Aの配線パターンは第3図に示された
従来のものとは異なつている。配線パターンの各
導電路は記号a〜hで示されているが、例えば導
電路a〜dは第1から第4のストローブパルスを
与える信号路、導電路e,fはアース、クロツク
その他の信号路、導電路gはデータイン路、導電
路h1,h2…はデータアウトと次段のICチツプへの
データインを兼ねる導電路である。
The wiring pattern of the conductive paths 21A on the second substrate 21, such as a glass epoxy substrate, is different from the conventional one shown in FIG. The conductive paths in the wiring pattern are indicated by symbols a to h. For example, conductive paths a to d are signal paths that provide the first to fourth strobe pulses, and conductive paths e and f are ground, clock, and other signal paths. The conductive path g is a data-in path, and the conductive paths h 1 , h 2 . . . are conductive paths that serve both as data-out and data-in to the next stage IC chip.

導電路h1,h2…はその中間部分から基板21の
端部21cに延びる導電路を有し、その導電路の
端部には端子を形成する広い領域21dが形成さ
れている。この端子領域21dはテスト用端子で
ある。
The conductive paths h 1 , h 2 . . . have conductive paths extending from their intermediate portions to the ends 21c of the substrate 21, and wide regions 21d for forming terminals are formed at the ends of the conductive paths. This terminal area 21d is a test terminal.

また、導電路21Aの各配線パターンa〜gの
端部は基板21の端部21aまで延び、この端部
21a付近で導電路21A全体の幅が拡げられて
いる。そして、端部21aに接して各導電路21
Aには端子を形成するように広い領域21bが形
成されている。データイン用の導電路gの端子領
域は、テスト用端子として用いることができる。
Further, the ends of each of the wiring patterns a to g of the conductive path 21A extend to the end 21a of the substrate 21, and the width of the entire conductive path 21A is widened near this end 21a. Each conductive path 21 is in contact with the end portion 21a.
A wide area 21b is formed in A to form a terminal. The terminal area of the conductive path g for data-in can be used as a test terminal.

基板21上の記号iで示される領域は、導電路
21Aとテープキヤリア22のリードA〜Gとが
接続される領域である。
The area indicated by the symbol i on the substrate 21 is an area where the conductive path 21A and the leads A to G of the tape carrier 22 are connected.

ストローブパルスを与える導電路a〜dには経
時的に順次パルスが与えられ、グループ化された
各電極群が該当するパルスによつて駆動されるこ
ととなる。
Pulses are sequentially applied to the conductive paths a to d that apply strobe pulses over time, and each grouped electrode group is driven by the corresponding pulse.

データイン路gはイメージセンサ(図示せず)
によつて検出された画像情報を各画素毎のシリア
ルデジタル信号として送り込むものである。この
デジタル信号は各ICを介して発熱抵抗体及び次
のICへ送られる。すなわち、データイン路gか
ら送り込まれた画像情報信号は、テープキヤリア
22−1のICを介してシリアルに配列させるた
めにデータアウト路h1に送り出される。このデー
タアウト路h1は次のテープキヤリアのICのデータ
イン路ともなつている。同様にして導電路h2,h3
…も前段のICのデータアウト路であるとともに
次段のICのデータイン路となつているところか
ら、画像情報信号はテープキヤリア22−1〜2
2−mのICに沿つてシリアルに配列される。こ
のように、各導電路g,h1,h2,…は各テープキ
ヤリア22のIC内のシフトレジスタを直列に接
続する配線パターンを形成しており、そのためデ
ータイン路とデータアウト路は隣り合つた導電路
となつている。しかも、これらの導電路g,h1
h2,…は基板21の外側部分に形成されている。
Data in path g is an image sensor (not shown)
The image information detected by the sensor is sent as a serial digital signal for each pixel. This digital signal is sent to the heating resistor and the next IC via each IC. That is, the image information signal sent from the data-in path g is sent to the data-out path h1 to be serially arranged via the IC of the tape carrier 22-1. This data out path h1 also serves as the data in path of the next tape carrier IC. Similarly, conductive paths h 2 and h 3
... is also the data-out path of the previous-stage IC and the data-in path of the next-stage IC, so the image information signal is transferred to the tape carriers 22-1 to 22-2.
They are arranged serially along 2-m ICs. In this way, each conductive path g, h 1 , h 2 , ... forms a wiring pattern that connects the shift registers in the IC of each tape carrier 22 in series, and therefore the data-in path and the data-out path are adjacent to each other. It forms a suitable conductive path. Moreover, these conductive paths g, h 1 ,
h 2 , . . . are formed on the outer portion of the substrate 21.

データイン端子gとテスト用端子21dは、組
立て途中ではIC22Aのデータイン・データア
ウトのテストに用いられる。すなわち、テープキ
ヤリア22−1〜22−mを基板21に接続した
状態で、端子gから信号を入力し、端子21d,
21d,…でその信号を検出することにより、
IC22A,22A,…のシフトレジスタが正常
か否かをテストすることができる。また、端子g
と図で左端の端子21d間、隣接する端子21
d,21d間でデータイン・データアウトのテス
トを行なうことにより、各IC22Aごとの良否
をテストすることができる。
The data-in terminal g and the test terminal 21d are used for testing the data-in and data-out of the IC 22A during assembly. That is, with the tape carriers 22-1 to 22-m connected to the board 21, a signal is input from the terminal g, and the terminals 21d,
By detecting the signal at 21d,...
It is possible to test whether the shift registers of IC22A, 22A, . . . are normal. Also, terminal g
and the leftmost terminal 21d in the figure, the adjacent terminal 21
By performing a data-in/data-out test between d and 21d, it is possible to test the acceptability of each IC 22A.

このような基板21は次のようにして製造する
ことができる。まず、第2図に示されるように、
本来基板となるき部分21に加えて余分な領域3
0を設けておく。これらの領域21,30上に前
述のパターン21A及びこれと電気的に接続した
電解メツキ用電極31をエツチングによつて形成
する。こうすることにより、全てのパターン21
Aは電解メツキ用共通電極31と接続しているた
め、電解メツキをパターン21A上に容易に形成
することができる。こうした電解メツキの後、領
域30と切り落す。
Such a substrate 21 can be manufactured as follows. First, as shown in Figure 2,
Extra area 3 in addition to the part 21 that would originally become the substrate
Set it to 0. On these regions 21 and 30, the aforementioned pattern 21A and an electrolytic plating electrode 31 electrically connected thereto are formed by etching. By doing this, all patterns 21
Since A is connected to the common electrode 31 for electrolytic plating, electrolytic plating can be easily formed on the pattern 21A. After such electrolytic plating, area 30 is cut away.

(効果) 本考案のサーマルヘツド用基板では、各データ
イン路及びデータアウト路に接続されるテスト用
端子を設けたので、組立て工程の途中でICのデ
ータイン・データアウトのテストを行なうことが
できるようになる。これにより、サーマルヘツド
の歩留りを向上させることができる。
(Effects) The thermal head board of the present invention has test terminals connected to each data-in path and data-out path, so it is possible to test the data-in and data-out of the IC during the assembly process. become able to. Thereby, the yield of thermal heads can be improved.

また、ICチツプごとにテスト用端子を設けて
いるので、ICチツプごとのテストを行なうこと
ができ、不良ICチツプが発見されるとその不良
ICチツプだけを取り除くことができ、サーマル
ヘツドの歩留りを一層向上させることができる。
In addition, since each IC chip has a test terminal, it is possible to test each IC chip, and if a defective IC chip is found, the
Since only the IC chip can be removed, the yield of thermal heads can be further improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の一実施例の基板をテープキヤ
リアとともに示す平面図、第2図は第1図の実施
例に係る基板の製造の様子を示す平面図、第3図
は従来のサーマルヘツド装置を示す構成図であ
る。 21……ガラスエポキシ基板、21A……導電
路、21d……テスト用端子、22……テープキ
ヤリア、22A……駆動用ICチツプ、h1,h2,h3
……データイン・データアウト路。
Fig. 1 is a plan view showing a substrate according to an embodiment of the present invention together with a tape carrier, Fig. 2 is a plan view showing how the substrate according to the embodiment of Fig. 1 is manufactured, and Fig. 3 is a plan view showing a conventional thermal head. FIG. 2 is a configuration diagram showing the device. 21... Glass epoxy board, 21A... Conductive path, 21d... Test terminal, 22... Tape carrier, 22A... Drive IC chip, h 1 , h 2 , h 3
...Data in/data out path.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 発熱抵抗体が複数のブロツクに分けられ、各ブ
ロツクごとに設けられた駆動用ICを介して発熱
基板の発熱抵抗体に駆動信号を供給するための導
電路を有する配線基板において、前記導電路のう
ち前記駆動用ICに画像情報信号を導入するデー
タイン路及びその1つ前段の駆動用ICから前記
信号を導出するデータアウト路を隣り合わせて配
列し、かつ、隣接する前記各データイン路及びデ
ータアウト路に接続されるテスト用端子を前記各
ブロツクごとに設けられた駆動用ICごとに設け、
データイン端子及び前記テスト用端子によつて前
記駆動用ICのデータイン・データアウトテスト
を行なうことを特徴とするサーマルヘツド用基
板。
In a wiring board in which a heat generating resistor is divided into a plurality of blocks and has a conductive path for supplying a drive signal to the heat generating resistor of the heat generating board via a driving IC provided for each block, the conductive path is A data-in path for introducing an image information signal into the driving IC and a data-out path for deriving the signal from the preceding driving IC are arranged next to each other, and each adjacent data-in path and data A test terminal connected to the out path is provided for each drive IC provided for each block,
A board for a thermal head, characterized in that a data-in/data-out test of the driving IC is performed using a data-in terminal and the test terminal.
JP1985172623U 1985-11-09 1985-11-09 Expired JPH018366Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1985172623U JPH018366Y2 (en) 1985-11-09 1985-11-09

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1985172623U JPH018366Y2 (en) 1985-11-09 1985-11-09

Publications (2)

Publication Number Publication Date
JPS61160947U JPS61160947U (en) 1986-10-06
JPH018366Y2 true JPH018366Y2 (en) 1989-03-06

Family

ID=30730285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1985172623U Expired JPH018366Y2 (en) 1985-11-09 1985-11-09

Country Status (1)

Country Link
JP (1) JPH018366Y2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5296642U (en) * 1975-09-19 1977-07-20
JPS5480139A (en) * 1977-12-09 1979-06-26 Matsushita Electric Ind Co Ltd Inspection method for thermal head

Also Published As

Publication number Publication date
JPS61160947U (en) 1986-10-06

Similar Documents

Publication Publication Date Title
US4651164A (en) Thermal print head
JPH018366Y2 (en)
EP0466968B1 (en) Thermal recording system and thermal recording head
US5097271A (en) High resolution thermal printing device
JPS6250313B2 (en)
JPS6221559A (en) Thermal head
JPS6222794B2 (en)
JPH0890815A (en) Thermal head
JPS62211157A (en) Densely packed ic-mounted type thermal head
JPS6236873B2 (en)
JPS58197068A (en) Thermal print head
JPS61112661A (en) Conductive path wiring board for thermal head and method for manufacturing the same
JPS62191161A (en) thermal recording head
JPH06278313A (en) Imaging device
JPS6023059A (en) Thermal head
JPS6226317B2 (en)
KR930011865B1 (en) Semiconductor device for thermal recording method and thermal recording head and thermal recording head
JPH04243188A (en) Memory card
JPS63118272A (en) Elongate electronic device
JPH04366659A (en) Led printing head
JPS6233653A (en) Thermal head
JPH0141509B2 (en)
JPS60173865A (en) Semiconductor device
JPS6229156A (en) High-density lsi substrate
JPS60178070A (en) Thermal head