JPH018366Y2 - - Google Patents
Info
- Publication number
- JPH018366Y2 JPH018366Y2 JP1985172623U JP17262385U JPH018366Y2 JP H018366 Y2 JPH018366 Y2 JP H018366Y2 JP 1985172623 U JP1985172623 U JP 1985172623U JP 17262385 U JP17262385 U JP 17262385U JP H018366 Y2 JPH018366 Y2 JP H018366Y2
- Authority
- JP
- Japan
- Prior art keywords
- data
- path
- substrate
- terminal
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
- Facsimile Heads (AREA)
Description
【考案の詳細な説明】
（技術分野）
本考案はサーマルヘツドにおいて発熱抵抗体に
駆動信号を供給するための導電路を有する基板に
関するものである。
駆動信号を供給するための導電路を有する基板に
関するものである。
（従来技術）
サーマルヘツドの一例は、第３図に示されるよ
うに、発熱記録を行なうための発熱抵抗体１０Ａ
を有するセラミツク基板などの第１の基板（発熱
基板）１０と、発熱抵抗体１０Ａに駆動信号を供
給するための導電路１１Ａを有するガラスエポキ
シ基板などの第２の基板（配線基板）１１と、こ
れらの基板１０，１１間を電気的に、かつ、能動
的に接続すべくICチツプ１２Ａを塔載したテー
プキヤリア１２，１２−１，１２−２，…とを具
えている。
うに、発熱記録を行なうための発熱抵抗体１０Ａ
を有するセラミツク基板などの第１の基板（発熱
基板）１０と、発熱抵抗体１０Ａに駆動信号を供
給するための導電路１１Ａを有するガラスエポキ
シ基板などの第２の基板（配線基板）１１と、こ
れらの基板１０，１１間を電気的に、かつ、能動
的に接続すべくICチツプ１２Ａを塔載したテー
プキヤリア１２，１２−１，１２−２，…とを具
えている。
ガラスエポキシ基板などの第２の基板１１は、
発熱抵抗体１０Ａに駆動信号を供給するための特
定の配線パターンを有する導電路１１Ａを具えて
いる。導電路１１Ａで、例えば導電路ｅ，ｅ−
２，ｅ−３はデータの導出路４（データアウト
路）、導電路ｆはデータの導入路（データイン路）
である。
発熱抵抗体１０Ａに駆動信号を供給するための特
定の配線パターンを有する導電路１１Ａを具えて
いる。導電路１１Ａで、例えば導電路ｅ，ｅ−
２，ｅ−３はデータの導出路４（データアウト
路）、導電路ｆはデータの導入路（データイン路）
である。
ところで、従来のサーマルヘツドのガラスエポ
キシ基板などの第２の基板１１の導電路１１Ａに
は、テスト用の端子を特に設けているものはな
い。そのため、サーマルヘツドのテストは、組立
てが完了した後でないと行なうことができない。
もし、組立て完了後にICチツプ１２Ａの不良が
発見されたような場合、不良ICチツプ１２Ａを
交換するのは容易ではない。結局、組立てが完了
した後でないとテストを行なうことができない場
合には、サーマルヘツドの歩留りが低下する問題
がある。
キシ基板などの第２の基板１１の導電路１１Ａに
は、テスト用の端子を特に設けているものはな
い。そのため、サーマルヘツドのテストは、組立
てが完了した後でないと行なうことができない。
もし、組立て完了後にICチツプ１２Ａの不良が
発見されたような場合、不良ICチツプ１２Ａを
交換するのは容易ではない。結局、組立てが完了
した後でないとテストを行なうことができない場
合には、サーマルヘツドの歩留りが低下する問題
がある。
（目的）
本考案は、組立て工程の途中でテストを行なう
ことができるようにし、かつ、駆動用IC1個ずつ
のテストを行なうことを可能にして、歩留りを向
上させることのできるサーマルヘツド用配線基板
を提供することを目的とするものである。
ことができるようにし、かつ、駆動用IC1個ずつ
のテストを行なうことを可能にして、歩留りを向
上させることのできるサーマルヘツド用配線基板
を提供することを目的とするものである。
（構成）
本考案は、発熱抵抗体が複数のブロツクに分け
られ、各ブロツクごとに設けられた駆動用ICを
介して発熱基板の発熱抵抗体に駆動信号を供給す
るための導電路を有する配線基板において、前記
導電路のうち前記駆動用ICに画像情報信号を導
入するデータイン路及びその１つ前段の駆動用
ICから前記信号を導出するデータアウト路を隣
り合わせて配列し、かつ、隣接する前記各データ
イン路及びデータアウト路に接続されるテスト用
端子を前記各ブロツクごとに設けられた駆動用
ICごとに設け、データイン端子及び前記テスト
用端子によつて前記駆動用ICのデータイン・デ
ータアウトテストを行なうようにしたものであ
る。
られ、各ブロツクごとに設けられた駆動用ICを
介して発熱基板の発熱抵抗体に駆動信号を供給す
るための導電路を有する配線基板において、前記
導電路のうち前記駆動用ICに画像情報信号を導
入するデータイン路及びその１つ前段の駆動用
ICから前記信号を導出するデータアウト路を隣
り合わせて配列し、かつ、隣接する前記各データ
イン路及びデータアウト路に接続されるテスト用
端子を前記各ブロツクごとに設けられた駆動用
ICごとに設け、データイン端子及び前記テスト
用端子によつて前記駆動用ICのデータイン・デ
ータアウトテストを行なうようにしたものであ
る。
以下、実施例について具体的に説明する。
第１図は本考案の一実施例を表わすものであ
り、発熱記録を行なうための発熱抵抗体を有する
セラミツク基板などの第１の基板と、発熱抵抗体
に駆動信号を供給するための導電路２１Ａを有す
るガラスエポキシ基板などの第２の基板２１と、
これらの基板間を電気的かつ能動的に接続すべく
駆動用ICチツプ２２Ａを塔載したテープキヤリ
ア２２，２２−１〜２２−ｍを具えている。ただ
し、第１の基板は第３図に示されているものと同
じであるので、図示を省略してある。
り、発熱記録を行なうための発熱抵抗体を有する
セラミツク基板などの第１の基板と、発熱抵抗体
に駆動信号を供給するための導電路２１Ａを有す
るガラスエポキシ基板などの第２の基板２１と、
これらの基板間を電気的かつ能動的に接続すべく
駆動用ICチツプ２２Ａを塔載したテープキヤリ
ア２２，２２−１〜２２−ｍを具えている。ただ
し、第１の基板は第３図に示されているものと同
じであるので、図示を省略してある。
発熱抵抗体は一定数ずつのブロツクに区分さ
れ、各ブロツクに１個ずつのICチツプ２２Ａが
設けられている。
れ、各ブロツクに１個ずつのICチツプ２２Ａが
設けられている。
ガラスエポキシ基板などの第２の基板２１上の
導電路２１Ａの配線パターンは第３図に示された
従来のものとは異なつている。配線パターンの各
導電路は記号ａ〜ｈで示されているが、例えば導
電路ａ〜ｄは第１から第４のストローブパルスを
与える信号路、導電路ｅ，ｆはアース、クロツク
その他の信号路、導電路ｇはデータイン路、導電
路h1，h2…はデータアウトと次段のICチツプへの
データインを兼ねる導電路である。
導電路２１Ａの配線パターンは第３図に示された
従来のものとは異なつている。配線パターンの各
導電路は記号ａ〜ｈで示されているが、例えば導
電路ａ〜ｄは第１から第４のストローブパルスを
与える信号路、導電路ｅ，ｆはアース、クロツク
その他の信号路、導電路ｇはデータイン路、導電
路h1，h2…はデータアウトと次段のICチツプへの
データインを兼ねる導電路である。
導電路h1，h2…はその中間部分から基板２１の
端部２１ｃに延びる導電路を有し、その導電路の
端部には端子を形成する広い領域２１ｄが形成さ
れている。この端子領域２１ｄはテスト用端子で
ある。
端部２１ｃに延びる導電路を有し、その導電路の
端部には端子を形成する広い領域２１ｄが形成さ
れている。この端子領域２１ｄはテスト用端子で
ある。
また、導電路２１Ａの各配線パターンａ〜ｇの
端部は基板２１の端部２１ａまで延び、この端部
２１ａ付近で導電路２１Ａ全体の幅が拡げられて
いる。そして、端部２１ａに接して各導電路２１
Ａには端子を形成するように広い領域２１ｂが形
成されている。データイン用の導電路ｇの端子領
域は、テスト用端子として用いることができる。
端部は基板２１の端部２１ａまで延び、この端部
２１ａ付近で導電路２１Ａ全体の幅が拡げられて
いる。そして、端部２１ａに接して各導電路２１
Ａには端子を形成するように広い領域２１ｂが形
成されている。データイン用の導電路ｇの端子領
域は、テスト用端子として用いることができる。
基板２１上の記号ｉで示される領域は、導電路
２１Ａとテープキヤリア２２のリードＡ〜Ｇとが
接続される領域である。
２１Ａとテープキヤリア２２のリードＡ〜Ｇとが
接続される領域である。
ストローブパルスを与える導電路ａ〜ｄには経
時的に順次パルスが与えられ、グループ化された
各電極群が該当するパルスによつて駆動されるこ
ととなる。
時的に順次パルスが与えられ、グループ化された
各電極群が該当するパルスによつて駆動されるこ
ととなる。
データイン路ｇはイメージセンサ（図示せず）
によつて検出された画像情報を各画素毎のシリア
ルデジタル信号として送り込むものである。この
デジタル信号は各ICを介して発熱抵抗体及び次
のICへ送られる。すなわち、データイン路ｇか
ら送り込まれた画像情報信号は、テープキヤリア
２２−１のICを介してシリアルに配列させるた
めにデータアウト路h1に送り出される。このデー
タアウト路h1は次のテープキヤリアのICのデータ
イン路ともなつている。同様にして導電路h2，h3
…も前段のICのデータアウト路であるとともに
次段のICのデータイン路となつているところか
ら、画像情報信号はテープキヤリア２２−１〜２
２−ｍのICに沿つてシリアルに配列される。こ
のように、各導電路ｇ，h1，h2，…は各テープキ
ヤリア２２のIC内のシフトレジスタを直列に接
続する配線パターンを形成しており、そのためデ
ータイン路とデータアウト路は隣り合つた導電路
となつている。しかも、これらの導電路ｇ，h1，
h2，…は基板２１の外側部分に形成されている。
によつて検出された画像情報を各画素毎のシリア
ルデジタル信号として送り込むものである。この
デジタル信号は各ICを介して発熱抵抗体及び次
のICへ送られる。すなわち、データイン路ｇか
ら送り込まれた画像情報信号は、テープキヤリア
２２−１のICを介してシリアルに配列させるた
めにデータアウト路h1に送り出される。このデー
タアウト路h1は次のテープキヤリアのICのデータ
イン路ともなつている。同様にして導電路h2，h3
…も前段のICのデータアウト路であるとともに
次段のICのデータイン路となつているところか
ら、画像情報信号はテープキヤリア２２−１〜２
２−ｍのICに沿つてシリアルに配列される。こ
のように、各導電路ｇ，h1，h2，…は各テープキ
ヤリア２２のIC内のシフトレジスタを直列に接
続する配線パターンを形成しており、そのためデ
ータイン路とデータアウト路は隣り合つた導電路
となつている。しかも、これらの導電路ｇ，h1，
h2，…は基板２１の外側部分に形成されている。
データイン端子ｇとテスト用端子２１ｄは、組
立て途中ではIC２２Ａのデータイン・データア
ウトのテストに用いられる。すなわち、テープキ
ヤリア２２−１〜２２−ｍを基板２１に接続した
状態で、端子ｇから信号を入力し、端子２１ｄ，
２１ｄ，…でその信号を検出することにより、
IC２２Ａ，２２Ａ，…のシフトレジスタが正常
か否かをテストすることができる。また、端子ｇ
と図で左端の端子２１ｄ間、隣接する端子２１
ｄ，２１ｄ間でデータイン・データアウトのテス
トを行なうことにより、各IC２２Ａごとの良否
をテストすることができる。
立て途中ではIC２２Ａのデータイン・データア
ウトのテストに用いられる。すなわち、テープキ
ヤリア２２−１〜２２−ｍを基板２１に接続した
状態で、端子ｇから信号を入力し、端子２１ｄ，
２１ｄ，…でその信号を検出することにより、
IC２２Ａ，２２Ａ，…のシフトレジスタが正常
か否かをテストすることができる。また、端子ｇ
と図で左端の端子２１ｄ間、隣接する端子２１
ｄ，２１ｄ間でデータイン・データアウトのテス
トを行なうことにより、各IC２２Ａごとの良否
をテストすることができる。
このような基板２１は次のようにして製造する
ことができる。まず、第２図に示されるように、
本来基板となるき部分２１に加えて余分な領域３
０を設けておく。これらの領域２１，３０上に前
述のパターン２１Ａ及びこれと電気的に接続した
電解メツキ用電極３１をエツチングによつて形成
する。こうすることにより、全てのパターン２１
Ａは電解メツキ用共通電極３１と接続しているた
め、電解メツキをパターン２１Ａ上に容易に形成
することができる。こうした電解メツキの後、領
域３０と切り落す。
ことができる。まず、第２図に示されるように、
本来基板となるき部分２１に加えて余分な領域３
０を設けておく。これらの領域２１，３０上に前
述のパターン２１Ａ及びこれと電気的に接続した
電解メツキ用電極３１をエツチングによつて形成
する。こうすることにより、全てのパターン２１
Ａは電解メツキ用共通電極３１と接続しているた
め、電解メツキをパターン２１Ａ上に容易に形成
することができる。こうした電解メツキの後、領
域３０と切り落す。
（効果）
本考案のサーマルヘツド用基板では、各データ
イン路及びデータアウト路に接続されるテスト用
端子を設けたので、組立て工程の途中でICのデ
ータイン・データアウトのテストを行なうことが
できるようになる。これにより、サーマルヘツド
の歩留りを向上させることができる。
イン路及びデータアウト路に接続されるテスト用
端子を設けたので、組立て工程の途中でICのデ
ータイン・データアウトのテストを行なうことが
できるようになる。これにより、サーマルヘツド
の歩留りを向上させることができる。
また、ICチツプごとにテスト用端子を設けて
いるので、ICチツプごとのテストを行なうこと
ができ、不良ICチツプが発見されるとその不良
ICチツプだけを取り除くことができ、サーマル
ヘツドの歩留りを一層向上させることができる。
いるので、ICチツプごとのテストを行なうこと
ができ、不良ICチツプが発見されるとその不良
ICチツプだけを取り除くことができ、サーマル
ヘツドの歩留りを一層向上させることができる。
第１図は本考案の一実施例の基板をテープキヤ
リアとともに示す平面図、第２図は第１図の実施
例に係る基板の製造の様子を示す平面図、第３図
は従来のサーマルヘツド装置を示す構成図であ
る。 ２１……ガラスエポキシ基板、２１Ａ……導電
路、２１ｄ……テスト用端子、２２……テープキ
ヤリア、２２Ａ……駆動用ICチツプ、h1，h2，h3
……データイン・データアウト路。
リアとともに示す平面図、第２図は第１図の実施
例に係る基板の製造の様子を示す平面図、第３図
は従来のサーマルヘツド装置を示す構成図であ
る。 ２１……ガラスエポキシ基板、２１Ａ……導電
路、２１ｄ……テスト用端子、２２……テープキ
ヤリア、２２Ａ……駆動用ICチツプ、h1，h2，h3
……データイン・データアウト路。
Claims (1)
- 発熱抵抗体が複数のブロツクに分けられ、各ブ
ロツクごとに設けられた駆動用ICを介して発熱
基板の発熱抵抗体に駆動信号を供給するための導
電路を有する配線基板において、前記導電路のう
ち前記駆動用ICに画像情報信号を導入するデー
タイン路及びその１つ前段の駆動用ICから前記
信号を導出するデータアウト路を隣り合わせて配
列し、かつ、隣接する前記各データイン路及びデ
ータアウト路に接続されるテスト用端子を前記各
ブロツクごとに設けられた駆動用ICごとに設け、
データイン端子及び前記テスト用端子によつて前
記駆動用ICのデータイン・データアウトテスト
を行なうことを特徴とするサーマルヘツド用基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985172623U JPH018366Y2 (ja) | 1985-11-09 | 1985-11-09 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985172623U JPH018366Y2 (ja) | 1985-11-09 | 1985-11-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61160947U JPS61160947U (ja) | 1986-10-06 |
| JPH018366Y2 true JPH018366Y2 (ja) | 1989-03-06 |
Family
ID=30730285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985172623U Expired JPH018366Y2 (ja) | 1985-11-09 | 1985-11-09 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH018366Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5296642U (ja) * | 1975-09-19 | 1977-07-20 | ||
| JPS5480139A (en) * | 1977-12-09 | 1979-06-26 | Matsushita Electric Ind Co Ltd | Inspection method for thermal head |
-
1985
- 1985-11-09 JP JP1985172623U patent/JPH018366Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61160947U (ja) | 1986-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4651164A (en) | Thermal print head | |
| JPH018366Y2 (ja) | ||
| EP0466968B1 (en) | Thermal recording system and thermal recording head | |
| US5097271A (en) | High resolution thermal printing device | |
| JPS6250313B2 (ja) | ||
| JPS6221559A (ja) | サ−マルヘツド | |
| JPS6222794B2 (ja) | ||
| JPH0890815A (ja) | サーマルヘッド | |
| JPS62211157A (ja) | 高密度ｉｃ搭載形サ−マルヘツド | |
| JPS6236873B2 (ja) | ||
| JPS58197068A (ja) | サ−マルプリントヘツド | |
| JPS61112661A (ja) | サーマルヘツドの導電路配線基板およびその製造方法 | |
| JPS62191161A (ja) | 感熱記録ヘツド | |
| JPH06278313A (ja) | 画像装置 | |
| JPS6023059A (ja) | サ−マルヘツド | |
| JPS6226317B2 (ja) | ||
| KR930011865B1 (ko) | 감열기록방식 및 감열기록헤드 및 감열기록헤드용 반도체장치 | |
| JPH04243188A (ja) | メモリーカード | |
| JPS63118272A (ja) | 長尺電子装置 | |
| JPH04366659A (ja) | Ｌｅｄプリントヘッド | |
| JPS6233653A (ja) | サ−マルヘツド | |
| JPH0141509B2 (ja) | ||
| JPS60173865A (ja) | 半導体装置 | |
| JPS6229156A (ja) | 高密度ｌｓｉ基板 | |
| JPS60178070A (ja) | サ−マルヘツド |