JPH0184018U - - Google Patents
Info
- Publication number
- JPH0184018U JPH0184018U JP1987179222U JP17922287U JPH0184018U JP H0184018 U JPH0184018 U JP H0184018U JP 1987179222 U JP1987179222 U JP 1987179222U JP 17922287 U JP17922287 U JP 17922287U JP H0184018 U JPH0184018 U JP H0184018U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- cosine
- inputs
- reversible counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Analogue/Digital Conversion (AREA)
Description
第1図はこの考案の一実施例を示すシンクロ・
デイジタル変換装置を示す構成図、第2図は従来
のシンクロ・デイジタル変換装置を示す構成図、
第3図は従来のシンクロ・デイジタル変換装置の
正常・異常の判定装置を示す図である。
図において、1はスコツト・トランス、2は象
限選択回路、3a,3bは余弦乗算器、4は正弦
乗算器、5a,5bは引き算器、6はトランス、
7は位相検波器、8は電圧制御発振器、9は可逆
カウンタ、10は基準値発生器、11は比較器、
12は従来のシンクロ・デイジタル変換装置、1
3はデイジタル・シンクロ変換装置、14は切換
回路、15は比較演算回路である。なお、各図中
同一符号は同一または相当部分を示す。
Figure 1 shows an embodiment of this invention.
A block diagram showing a digital converter; FIG. 2 is a block diagram showing a conventional synchronized digital converter;
FIG. 3 is a diagram showing a conventional device for determining whether a synchro-digital converter is normal or abnormal. In the figure, 1 is a Scott transformer, 2 is a quadrant selection circuit, 3a, 3b are cosine multipliers, 4 is a sine multiplier, 5a, 5b are subtracters, 6 is a transformer,
7 is a phase detector, 8 is a voltage controlled oscillator, 9 is a reversible counter, 10 is a reference value generator, 11 is a comparator,
12 is a conventional synchro-digital converter; 1
3 is a digital synchro conversion device, 14 is a switching circuit, and 15 is a comparison calculation circuit. Note that the same reference numerals in each figure indicate the same or corresponding parts.
Claims (1)
信号に変換するスコツト・トランスと、上記スコ
ツト・トランスからの正弦波の信号と可逆カウン
タの出力を入力し、上記可逆カウンタの出力デー
タの余弦の値を正弦波の信号に掛け算する第1の
余弦乗算器と、上記スコツト・トランスからの余
弦波の信号と上記可逆カウンタの出力を入力し、
上記可逆カウンタの出力データの正弦の値を余弦
波の信号に掛け算する正弦乗算器と、上記第1の
余弦乗算器と正弦乗算器の出力信号を入力し、そ
れらの差を出力する第1の引き算器と、2つの入
力端の第1の入力端に上記第1の引き算器の出力
信号を入力し、第2の入力端に搬送波を入力し、
第1の入力端の信号の搬送波を検波、整流する位
相検波器と、上記位相検波器の出力信号を入力し
、クロツク信号を出力する電圧制御発振器と、2
つの入力端の第1の入力端に上記位相検波器の出
力信号を入力し、第2の入力端に上記電圧制御発
振器のクロツク信号を入力し、上昇または下降の
カウントをする上記可逆カウンタと、上記搬送波
と上記可逆カウンタの出力を入力し、上記可逆カ
ウンタの出力データの余弦の値と上記搬送波の値
を掛け算する第2の余弦乗算器と、上記第2の余
弦乗算器の出力信号と上記スコツト・トランスの
余弦波の出力信号を入力し、それらの差を出力す
る第2の引き算器と、基準値信号を発生する基準
値発生器と、上記第2の引き算器の出力と上記基
準値発生器の出力する基準値を入力し、上記2つ
の入力の比較を行い、その結果を出力する比較器
とを備えたことを特徴とするシンクロ・デイジタ
ル変換装置。 A Scotto transformer inputs a 3-phase synchronized signal and converts it into a 2-phase resolver signal, inputs the sine wave signal from the Scottsto transformer and the output of a reversible counter, and calculates the cosine of the output data of the reversible counter. a first cosine multiplier that multiplies the sine wave signal by a value; inputting the cosine wave signal from the Scott transformer and the output of the reversible counter;
a sine multiplier that multiplies the cosine wave signal by the sine value of the output data of the reversible counter; a subtracter, inputting the output signal of the first subtracter to the first input terminal of the two input terminals, inputting the carrier wave to the second input terminal,
a phase detector that detects and rectifies the carrier wave of the signal at the first input terminal; a voltage controlled oscillator that receives the output signal of the phase detector and outputs a clock signal;
the reversible counter which inputs the output signal of the phase detector to a first input terminal of the two input terminals, inputs the clock signal of the voltage controlled oscillator to a second input terminal, and counts up or down; a second cosine multiplier that receives the carrier wave and the output of the reversible counter and multiplies the cosine value of the output data of the reversible counter by the value of the carrier wave; and the output signal of the second cosine multiplier and the a second subtracter that inputs the cosine wave output signal of the Scott transformer and outputs the difference therebetween; a reference value generator that generates a reference value signal; and the output of the second subtracter and the reference value. A synchro-digital conversion device comprising: a comparator that inputs a reference value output from a generator, compares the two inputs, and outputs the result.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987179222U JPH0184018U (en) | 1987-11-25 | 1987-11-25 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987179222U JPH0184018U (en) | 1987-11-25 | 1987-11-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0184018U true JPH0184018U (en) | 1989-06-05 |
Family
ID=31470783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987179222U Pending JPH0184018U (en) | 1987-11-25 | 1987-11-25 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0184018U (en) |
-
1987
- 1987-11-25 JP JP1987179222U patent/JPH0184018U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4906860A (en) | Control device for active filter | |
| JPH0184018U (en) | ||
| JPH0184017U (en) | ||
| JPS63175810U (en) | ||
| JPH0312115U (en) | ||
| JPH0175816U (en) | ||
| JPH0243618U (en) | ||
| JPH0312116U (en) | ||
| JPS6448616U (en) | ||
| JPH02148416U (en) | ||
| JPH0189319U (en) | ||
| JPH03101419U (en) | ||
| JPH0189316U (en) | ||
| JPS60187811A (en) | Synchro-digital converter | |
| JPH01179215U (en) | ||
| JPH0383816U (en) | ||
| JPS6448617U (en) | ||
| JPS5910957Y2 (en) | Rotation tuning device | |
| JPH01105810U (en) | ||
| JPH01105809U (en) | ||
| JPH0189317U (en) | ||
| JPH0239118U (en) | ||
| JPS63199074U (en) | ||
| JPH0161614U (en) | ||
| JPH0158115U (en) |