JPH0191533A - Ａ／ｄ変換器 - Google Patents
Ａ／ｄ変換器Info
- Publication number
- JPH0191533A JPH0191533A JP24944887A JP24944887A JPH0191533A JP H0191533 A JPH0191533 A JP H0191533A JP 24944887 A JP24944887 A JP 24944887A JP 24944887 A JP24944887 A JP 24944887A JP H0191533 A JPH0191533 A JP H0191533A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- white noise
- converter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 abstract description 15
- 230000006866 deterioration Effects 0.000 abstract description 3
- 230000000979 retarding effect Effects 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、信号帯域に比べてかなり速いサンプリングレ
ートで低ビット数のデジタル信号を符号化するＡ／Ｄ変
換器に関する。
ートで低ビット数のデジタル信号を符号化するＡ／Ｄ変
換器に関する。
従来、低周波のアナログ信号をデジタル信号に変換する
とき、被変換アナログ信号の最大周波数の２倍から３倍
程度のサンプリング周波数で、分解能の高いＡ／Ｄ変換
を行うのが通常であった。
とき、被変換アナログ信号の最大周波数の２倍から３倍
程度のサンプリング周波数で、分解能の高いＡ／Ｄ変換
を行うのが通常であった。
このときサンプリング周波数の１／２以上の周波数を有
する信号成分は雑音としてデジタル信号に混入するため
、変換に際してあらかじめ高精度の帯域制限フィルタを
通してサンプリング周波数の１／２以上の信号を十分減
衰させてからＡ／Ｄ変換が行われてきた。しかしこの帯
域制限フィルタを集積回路上に精度良く作ることは非常
に困難である。そこで近年簡単なＡ／Ｄ変換器で信号周
波数より十分高いサンプリング周波数でＡ／Ｄ変換した
のちデジタルフィルタにより信号帯域内の信号だけを抽
出する方法が試みられている。デジタルフィルタは、ク
ロック周波数が安定であれば精度も良く、再現性も非常
によい。このためのＡ／Ｄ変換方式としてデルタ変調方
式が知られている。
する信号成分は雑音としてデジタル信号に混入するため
、変換に際してあらかじめ高精度の帯域制限フィルタを
通してサンプリング周波数の１／２以上の信号を十分減
衰させてからＡ／Ｄ変換が行われてきた。しかしこの帯
域制限フィルタを集積回路上に精度良く作ることは非常
に困難である。そこで近年簡単なＡ／Ｄ変換器で信号周
波数より十分高いサンプリング周波数でＡ／Ｄ変換した
のちデジタルフィルタにより信号帯域内の信号だけを抽
出する方法が試みられている。デジタルフィルタは、ク
ロック周波数が安定であれば精度も良く、再現性も非常
によい。このためのＡ／Ｄ変換方式としてデルタ変調方
式が知られている。
デルタ変調器は、第１図に示すブロック図において破線
で囲まれたＡの部分で示されるように。
で囲まれたＡの部分で示されるように。
予測器４、端子１からの入力信号と前記予測器からの出
力信号の差をとる手段５、前記差をとる手段５の出力の
正負を判定する比較器６とを連結して構成される。予測
器には通常、積分器が用いられる。この積分器をデジタ
ル回路で構成してもよく、この場合にはデジタル積分器
と前記差をとる手段の間にはＤ／Ａ変換器が必要である
。かかるＡ／Ｄ変換器でサンプリング周波数が高いため
、従来の方式に比べて分解能が粗くても最終的に得る信
号帯域で評価した時高いＳ 、／ Ｎ比を実現すること
が出来る。しかし、入力信号が小さいときには分解能が
粗いことに起因するＳ／Ｎおよび入出力振幅特性が劣化
する欠点を有することが知られている。そこで、従来は
入力に一定の直流バイアスを加えるか、もしくはサンプ
リングレー１〜に対して１／２Ｐ（Ｐは整数）になり且
つ信号帯域より高い周波数の正弦波もしくは方形波を印
加することによりこの劣化を防止できることが知られて
いた。
力信号の差をとる手段５、前記差をとる手段５の出力の
正負を判定する比較器６とを連結して構成される。予測
器には通常、積分器が用いられる。この積分器をデジタ
ル回路で構成してもよく、この場合にはデジタル積分器
と前記差をとる手段の間にはＤ／Ａ変換器が必要である
。かかるＡ／Ｄ変換器でサンプリング周波数が高いため
、従来の方式に比べて分解能が粗くても最終的に得る信
号帯域で評価した時高いＳ 、／ Ｎ比を実現すること
が出来る。しかし、入力信号が小さいときには分解能が
粗いことに起因するＳ／Ｎおよび入出力振幅特性が劣化
する欠点を有することが知られている。そこで、従来は
入力に一定の直流バイアスを加えるか、もしくはサンプ
リングレー１〜に対して１／２Ｐ（Ｐは整数）になり且
つ信号帯域より高い周波数の正弦波もしくは方形波を印
加することによりこの劣化を防止できることが知られて
いた。
上述した従来の技術によるＡ／Ｄ変換器の問題点は、上
述のような信号を加える方法によれば、この加えた信号
の振幅及び周波数により決まるある入力信号振幅で信号
対雑音比に著しい劣化を生じてしまいＡ／Ｄ変換器とし
て要求される性能を満足しなくなってしまうという点に
有る。
述のような信号を加える方法によれば、この加えた信号
の振幅及び周波数により決まるある入力信号振幅で信号
対雑音比に著しい劣化を生じてしまいＡ／Ｄ変換器とし
て要求される性能を満足しなくなってしまうという点に
有る。
従って、本発明の目的は、従来知られていたかかる劣化
をなくし、小信号でも良好なＳ／Ｎ特性および入出力振
幅特性を有するデルタ変調器を再現性良く集積回路上に
実現する手段を提供することにある。
をなくし、小信号でも良好なＳ／Ｎ特性および入出力振
幅特性を有するデルタ変調器を再現性良く集積回路上に
実現する手段を提供することにある。
本発明は、アナログ信号を入力する端子と、変換された
デジタル出力から前記入力信号を予測する手段と、前記
入力信号と前記予測する手段の出力を比較してデジタル
出力とする手段とを有するデルタ変調型のＡ／Ｄ変換器
であって、１ビットの白色雑音を発生する手段と、前記
１ビットの白色雑音の連続する２つのサンプリング時点
での値の差を入力に重畳する手段とを有して構成される
。
デジタル出力から前記入力信号を予測する手段と、前記
入力信号と前記予測する手段の出力を比較してデジタル
出力とする手段とを有するデルタ変調型のＡ／Ｄ変換器
であって、１ビットの白色雑音を発生する手段と、前記
１ビットの白色雑音の連続する２つのサンプリング時点
での値の差を入力に重畳する手段とを有して構成される
。
本発明の一実施例の構成と作動に対する説明を第１図を
用いて説明する。端子１から入力された信号は予測器４
の出力３の信号分だけ加減算器５において減算され、そ
の結果は比較器６により正負が判定される、即ち入力信
号と予測信号の大小が判定される。もし入力信号の方が
大きいときには出力信号を得る端子２にデジタルコード
“１″を出力して予測器の予測電圧を大きくする。ここ
でＤ型フリップフロップ７はサンプリング周期の１周期
出力を保持する回路である。以上説明した部分は、通常
よく知られたデルタ変調回路Ａである。
用いて説明する。端子１から入力された信号は予測器４
の出力３の信号分だけ加減算器５において減算され、そ
の結果は比較器６により正負が判定される、即ち入力信
号と予測信号の大小が判定される。もし入力信号の方が
大きいときには出力信号を得る端子２にデジタルコード
“１″を出力して予測器の予測電圧を大きくする。ここ
でＤ型フリップフロップ７はサンプリング周期の１周期
出力を保持する回路である。以上説明した部分は、通常
よく知られたデルタ変調回路Ａである。
この回路に１ビットの白色雑音発生手段８と、この出力
９を１サンプリングタイム遅らせるＤ型フリップフロッ
プ１０と、インバータ１１と、加算器１２とを付加し、
白色雑音発生手段８の出力とインバータ１１の出力との
和を取ることにより白色雑音発生手段８の出力の連続す
る２つのサンプリング時点での差を信号１３に作り、こ
れを入力の端子１からの信号に重畳する。信号１３での
データは０，１．２の３種の値を取り得るが、これを入
力信号に重畳する場合にはＯは−１に、１は０に、２は
１に対応する。出力１３を重畳する時、出力コード１に
対して予測器４の最小分解能の１／２から１７８の大き
さで信号に加えるのがもっとも望ましい。
９を１サンプリングタイム遅らせるＤ型フリップフロッ
プ１０と、インバータ１１と、加算器１２とを付加し、
白色雑音発生手段８の出力とインバータ１１の出力との
和を取ることにより白色雑音発生手段８の出力の連続す
る２つのサンプリング時点での差を信号１３に作り、こ
れを入力の端子１からの信号に重畳する。信号１３での
データは０，１．２の３種の値を取り得るが、これを入
力信号に重畳する場合にはＯは−１に、１は０に、２は
１に対応する。出力１３を重畳する時、出力コード１に
対して予測器４の最小分解能の１／２から１７８の大き
さで信号に加えるのがもっとも望ましい。
白色雑音を発生する回路は種々あるが、その−例として
第２図にモデムに良く用いられるいわゆるスクランブラ
と呼ばれる回路を示す。この回路は、７段のシフトレジ
スタ１００の６段目の出力と７段目の出力との排他的論
理和にさらに比較器６の出力（すなわち端子２の出力）
との排他的論理和をとってシフトレジスタ１００の入力
側に戻すと共にこれを白色雑音源（すなわち信号９）と
することで実現できる。
第２図にモデムに良く用いられるいわゆるスクランブラ
と呼ばれる回路を示す。この回路は、７段のシフトレジ
スタ１００の６段目の出力と７段目の出力との排他的論
理和にさらに比較器６の出力（すなわち端子２の出力）
との排他的論理和をとってシフトレジスタ１００の入力
側に戻すと共にこれを白色雑音源（すなわち信号９）と
することで実現できる。
本方式による雑音を印加することは、この雑音の電力ス
ペクトラムを評価することにより予測できる。いま印加
する雑音の振幅の実効電力をＤ２、サンプリング周期を
Ｔ、信号の角周波数をωとすると信号１３の電力スペク
トラムはＤ２ｓ ｉ ｎ２（ωＴ／２）で表され低い周
波数成分が非常に小さくて信号帯域外のスペクトラムが
大きい性質を持っている。発明者は、このＡ／Ｄ変換器
の出力をデジタルフィルタを通して信号帯域成分だけを
得ることにしているから、この雑音成分を加えても信号
帯域外の雑音が１子化雑音に対して３ｄＢ程度増加する
だけで、信号帯域内に対するＡ／Ｄ変換器の性能は劣化
しない。一方この雑音成分を加えることにより入力信号
の小さいときも、良好なＳ／Ｎ特性を実現することが出
来る。
ペクトラムを評価することにより予測できる。いま印加
する雑音の振幅の実効電力をＤ２、サンプリング周期を
Ｔ、信号の角周波数をωとすると信号１３の電力スペク
トラムはＤ２ｓ ｉ ｎ２（ωＴ／２）で表され低い周
波数成分が非常に小さくて信号帯域外のスペクトラムが
大きい性質を持っている。発明者は、このＡ／Ｄ変換器
の出力をデジタルフィルタを通して信号帯域成分だけを
得ることにしているから、この雑音成分を加えても信号
帯域外の雑音が１子化雑音に対して３ｄＢ程度増加する
だけで、信号帯域内に対するＡ／Ｄ変換器の性能は劣化
しない。一方この雑音成分を加えることにより入力信号
の小さいときも、良好なＳ／Ｎ特性を実現することが出
来る。
さらに、従来の方法で問題であったＳ／Ｎ特性のへこみ
も生じない利点を持っている。従って、本発明は様々な
規格を満たすＡ／Ｄ変換器が実現できるという効果があ
る。
も生じない利点を持っている。従って、本発明は様々な
規格を満たすＡ／Ｄ変換器が実現できるという効果があ
る。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は本発明の白色雑音を発生する手段の一例の構成を
示すブロック図。 ４・・・予測器、６・・・比較器、８・・・白色雑音発
生手段、１００・・・シフトレジスタ、Ａ・・・デルタ
変調回路。
２図は本発明の白色雑音を発生する手段の一例の構成を
示すブロック図。 ４・・・予測器、６・・・比較器、８・・・白色雑音発
生手段、１００・・・シフトレジスタ、Ａ・・・デルタ
変調回路。
Claims (1)
- アナログ信号を入力する端子と、変換されたデジタル出
力から前記入力信号を予測する手段と、前記入力信号と
前記予測する手段の出力を比較してデジタル出力とする
手段とを有するデルタ変調型のＡ／Ｄ変換器であって、
１ビットの白色雑音を発生する手段と、前記１ビットの
白色雑音の連続する２つのサンプリング時点での値の差
を入力に重畳する手段とを有することを特徴とするＡ／
Ｄ変換器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62249448A JPH082021B2 (ja) | 1987-10-01 | 1987-10-01 | Ａ／ｄ変換器 |
| DE3854414T DE3854414T2 (de) | 1987-09-25 | 1988-09-26 | AD-Wandler mit ausgezeichnetem Störabstand für kleine Signale. |
| EP88115804A EP0308982B1 (en) | 1987-09-25 | 1988-09-26 | Analog-to-digital converter having an excellent signal-to-noise ratio for small signals |
| US07/249,158 US5010347A (en) | 1987-09-25 | 1988-09-26 | Analog-to-digital converter having an excellent signal-to-noise ratio for small signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62249448A JPH082021B2 (ja) | 1987-10-01 | 1987-10-01 | Ａ／ｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0191533A true JPH0191533A (ja) | 1989-04-11 |
| JPH082021B2 JPH082021B2 (ja) | 1996-01-10 |
Family
ID=17193118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62249448A Expired - Lifetime JPH082021B2 (ja) | 1987-09-25 | 1987-10-01 | Ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH082021B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06132825A (ja) * | 1992-10-16 | 1994-05-13 | Nippon Precision Circuits Kk | 信号生成回路 |
| US8549311B2 (en) | 2008-03-05 | 2013-10-01 | Panasonic Corporation | Electronic device, password deletion method, and program |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5023512A (ja) * | 1973-06-29 | 1975-03-13 |
-
1987
- 1987-10-01 JP JP62249448A patent/JPH082021B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5023512A (ja) * | 1973-06-29 | 1975-03-13 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06132825A (ja) * | 1992-10-16 | 1994-05-13 | Nippon Precision Circuits Kk | 信号生成回路 |
| US8549311B2 (en) | 2008-03-05 | 2013-10-01 | Panasonic Corporation | Electronic device, password deletion method, and program |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH082021B2 (ja) | 1996-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5010347A (en) | Analog-to-digital converter having an excellent signal-to-noise ratio for small signals | |
| US5745061A (en) | Method of improving the stability of a sigma-delta modulator employing dither | |
| US4772871A (en) | Delta sigma modulator circuit for an analog-to-digital converter | |
| JP2647136B2 (ja) | アナログ−デジタル変換回路 | |
| JP3419484B2 (ja) | 変調器、送信器 | |
| Candy et al. | A voiceband codec with digital filtering | |
| JPS62159918A (ja) | デイザ回路 | |
| US4866442A (en) | Analog to digital converter employing delta-sigma modulation | |
| JPH04229722A (ja) | 過サンプリング変換器 | |
| FI88980C (fi) | Sigma-delta-modulator foer d/a-omvandlare | |
| KR20120063468A (ko) | 델타?시그마?델타 변조기 | |
| EP1449304B1 (en) | Sigma-delta modulation | |
| KR100472612B1 (ko) | 잡음성분을줄인1비트a/d변환장치 | |
| US6137429A (en) | Circuit and method for attenuating noise in a data converter | |
| JPS63161713A (ja) | デジタル回路 | |
| JPH037415A (ja) | ノイズシェーピング型再量子化回路 | |
| JP3919066B2 (ja) | 周波数サンプリングに基づくデジタル位相弁別 | |
| US7119726B2 (en) | Error feedback structure for delta-sigma modulators with improved stability | |
| JPH07170189A (ja) | 被変調フィードバック・ループを有するアナログ−ディジタル・コンバータ | |
| US6483449B2 (en) | Digital-analog converter comprising a third order sigma delta modulator | |
| JPH073953B2 (ja) | コード変換器 | |
| Okamoto et al. | A stable high-order delta-sigma modulator with an FIR spectrum distributor | |
| JPH082021B2 (ja) | Ａ／ｄ変換器 | |
| JP2002118465A (ja) | アナログ−デジタル変換器 | |
| JP3420134B2 (ja) | Ｄ／ａ変換システムとｄ／ａ変換方法 |