JPH0191946U - - Google Patents
Info
- Publication number
- JPH0191946U JPH0191946U JP18682887U JP18682887U JPH0191946U JP H0191946 U JPH0191946 U JP H0191946U JP 18682887 U JP18682887 U JP 18682887U JP 18682887 U JP18682887 U JP 18682887U JP H0191946 U JPH0191946 U JP H0191946U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- microcomputer
- latched
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001934 delay Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Description
第１図はこの考案の一実施例を示すワンチツプ
マイクロコンピユータの自動リセツト回路のブロ
ツク図、第２図は上記自動リセツト回路の動作を
説明するためのタイムチヤート図である。 図中、１はワンチツプマイクロコンピユータ（
ＣＰＵ）、２はリトリガブルマルチバイブレータ
回路（再トリガ形式）、３はラツチ回路、４は遅
延回路、５はマルチバイブレータ回路、６は２オ
ア回路（論理和回路）である。
マイクロコンピユータの自動リセツト回路のブロ
ツク図、第２図は上記自動リセツト回路の動作を
説明するためのタイムチヤート図である。 図中、１はワンチツプマイクロコンピユータ（
ＣＰＵ）、２はリトリガブルマルチバイブレータ
回路（再トリガ形式）、３はラツチ回路、４は遅
延回路、５はマルチバイブレータ回路、６は２オ
ア回路（論理和回路）である。
Claims (1)
- 【実用新案登録請求の範囲】 マイクロコンピユータの所定ポートから一定間
隔で出力されるパルス信号をトリガ信号とし、該
一定間隔より僅かに長い期間後に準安定状態を変
えるリトリガブルマルチバイブレータ回路と、 該リトリガブルマルチバイブレータ回路の出力
信号をラツチし、該ラツチした信号を前記マイク
ロコンピユータのリセツト信号として出力するラ
ツチ回路と、 該ラツチした信号を所定時間遅延する遅延回路
と、 該遅延回路にて遅延された信号をトリガ信号と
して動作するマルチバイブレータ回路と、 該マルチバイブレータ回路の出力信号あるいは
電源ＯＮ時のイニシヤルリセツト信号を前記ラツ
チ回路のリセツト信号として出力する論理和回路
とを備え、 前記マイクロコンピユータから出力される一定
間隔のパルス信号はプログラムに基づいて発生さ
れ、該プログラムの暴走等により前記パルス信号
が一定間隔で無くなつた場合、リトリガブルマル
チバイブレータ回路から出力される信号をラツチ
し、該ラツチした信号にて前記マイクロコンピユ
ータをリセツトするようにしたことを特徴とする
マイクロコンピユータの自動リセツト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18682887U JPH0191946U (ja) | 1987-12-08 | 1987-12-08 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18682887U JPH0191946U (ja) | 1987-12-08 | 1987-12-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0191946U true JPH0191946U (ja) | 1989-06-16 |
Family
ID=31478033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18682887U Pending JPH0191946U (ja) | 1987-12-08 | 1987-12-08 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0191946U (ja) |
-
1987
- 1987-12-08 JP JP18682887U patent/JPH0191946U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61128832U (ja) | ||
| JPH0191946U (ja) | ||
| JPS60102690U (ja) | 放射線測定器雑音防止回路 | |
| JPH0320399U (ja) | ||
| JPS6312569U (ja) | ||
| JPS6447121U (ja) | ||
| JPS6454661U (ja) | ||
| JPH039043U (ja) | ||
| JPH0281477U (ja) | ||
| JPS5925927U (ja) | デユ−テイサイクル制御装置 | |
| JPS62161352U (ja) | ||
| JPS6033681U (ja) | デジタル時計の修正回路 | |
| JPS63110945U (ja) | ||
| JPS61168434U (ja) | ||
| JPS6070017U (ja) | バルス加算装置 | |
| JPS6284764U (ja) | ||
| JPS6423096U (ja) | ||
| JPS6296754U (ja) | ||
| JPS6025043U (ja) | キ−入力制御回路 | |
| JPS6189914U (ja) | ||
| JPS6077131U (ja) | コ−ド設定スイツチを備えた送信器 | |
| JPH01138130U (ja) | ||
| JPS60649U (ja) | マルチｃｐｕシステムの同期装置 | |
| JPH0163224U (ja) | ||
| JPH0255335U (ja) |