JPH01924A

JPH01924A - 液晶素子

Info

Publication number: JPH01924A
Application number: JP62-156934A
Authority: JP
Inventors: 旬中野渡; 岡部　和弥; 松田　英行
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Filing date: 1987-06-24
Publication date: 1989-01-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】「産業上の利用分野」この発明は、強誘電性液晶を用い、かつスイッチング素
子として薄膜トランジスタを用いた液晶素子に関する。

「従来の技術」カイラルスメスチックＣ柑を呈する強誘電性液晶を用い
た液晶素子は、この強誘電性液晶が双安定状態を有し、
表示のメモリ性を持ち、かつ高速の応答性を備えている
ことから、メモリ形デイスプレィ、高速シャッタなどに
応用されつつあり、特にマトリックス画素構造を有し大
面積の表示を必要とする大容量デイスプレィには好適に
用いられろものとされている。そして、このような大面
積の表示を必要とする液晶素子には、通常各画素毎にス
イッチング素子として薄膜トランジスタが形成されてい
る。

ところで、このような液晶素子にあっては、基板間の間
隔（以下セルギャップと呼称する）を均一にするのはも
とより、強誘電性液晶の双安定駆動特性の確保などのた
め、セルギャップを２μｍ程度の狭隙とする必要がある
。そして、２μｍ程度の狭隙を形成するための手段とし
て、例えば基板間に直径２μｍ程度のプラスチックビー
ズ、ガラスファイバなどのスペーサを散布し、これによ
り所望するセルギャップを得ることが考えられる。

［発明が解決しようとする問題点」しかしながら上記の液晶素子にあっては、プラスチック
ビーズなどのスペーサにより基板間に所定厚の狭隙を形
成した場合、スペーサ自身の径の不均一や散布による分
布の不均一により、ギャップむらが生じて表示特性に悪
影響を及ぼすという恐れがあり、さらにはスペーサが薄
膜トランジスタ上に重なってこの薄膜トランジスタを破
壊せしめるという恐れがある。

この発明は上記事情に鑑みてなされたもので、強誘電性
液晶の双安定駆動特性を確保し得るセルギャップを有し
、良好な表示特性を備えた液晶素子を提供することを目
的とするものである。

「問題点を解決するための手段」この発明では、薄膜トランジスタを形成した基板上に該
薄膜トランジスタに対応するダミーを形成し、該ダミー
を基板間のスペーサとし、これによりセルギャップを所
定厚とすることを上記問題点の解決手段とした。

したがって本発明の液晶素子にあっては、ダミーの厚さ
が薄膜トランジスタに対応し、これと同等に精度良く形
成されることから、液晶素子の全域に亙ってセルギャッ
プが均一になり、またダミーの厚さを所定厚とすること
により、セルギャップが例えば２μｍといった強誘電性
液晶の双安定駆動特性を確保し得る狭隙となる。

以下、この発明の液晶素子の一興体例を図面を参照して
説明する。なお、ここで説明する液晶素子は、画素電極
と薄膜トランジスタとの１組で構成された画素構成要素
がマトリックス状に多数形成されたもので、大容量のデ
イスプレィなどに適用されるものである。

第１図において符号１は液晶素子であり、この液晶素子
１は一対のガラス製基板２．３と、これらガラス製基板
２．３にそれぞれ形成された透明電極４および画素電極
５．５・・・と、これら画素電極５．５・・・にそれぞ
れ対応して形成された薄膜トランジスタ６．６・・・と
、さらに薄膜トランジスタ６．６・・・に対応して形成
されたダミー７．７・・・と、ガラス製基板２．３間の
空隙に形成された液晶部８とから概略構成されたもので
ある。

この液晶素子１において、ガラス製基板３内面には画素
電極５．５・・・がマトリックス状に配置されており、
これら画素電極５．５・・・の側部にはそれぞれスイッ
チング素子として薄膜トランジスタ６．６・・・が配置
されている。薄膜トランジスタ６は、周知の構成からな
るものであって、第２図に示すようにガラス製基板３上
に形成されたゲート電極９と、このゲート電極９を覆っ
て形成された第１の絶縁膜ｌＯと、この第１の絶縁膜ｉ
ｏ上に形成された半導体膜１１と、この半導体膜１１の
上方に形成されたソースＭ％Ｉ２およびドレイン電極１
３と、これらソース電極１２およびドレイン電極１３を
覆って形成された第２の絶縁膜１４と、この第２の絶縁
膜１４上でゲート電極９の直上の位置に形成されたライ
トシールド１５などから概略構成されたものである。

ダミー７．７・・・は、上記薄膜トランジスタ６；６・
・・の近傍に配置されたらのであって、ガラス製基板２
．３間のスペーサとして設けられたものである。これら
ダミー７．７・・・は、それぞれ第２図に示すように画
素電極５に対応する偽画素電極１６と、この偽画素電極
Ｉ６の上に形成された偽薄膜トランジスタ■７とから構
成されたものである。

偽薄膜トランジスタ１７は、上記薄膜トランジスタ６と
同様の構成を有し、該薄膜トランジスタ６の各要素にそ
れぞれ対応する要素からなるものであって、ゲート電極
９に対応する偽ゲート電極１８、第１の絶縁膜１０に対
応する偽絶縁膜１９、以下同様に偽半導体膜２０、偽ソ
ース−ドレイン電極２１、偽絶縁膜２２、偽ライトシー
ルド２３が順次積層されてなるものである。

また、これらダミー７．７・・・は、画素電極５．５・
・・あるいは薄膜トランジスタ６．６・・・と短絡する
ことがないよう、いずれもガラス製基板３上で島状に孤
立して形成配置されたものである。さらに、ダミー７の
各要素は、対応する画素電極５あるいは薄膜トランジス
タ６の各要素とそれぞれ同一の厚さを有しており、これ
によってダミー７は、薄膜トランジスタ６に比して偽画
素電極１６の厚さに相当する分だけ厚いものとなってい
る。そして、このような構成のらとにガラス製基板２．
３間（正確には透明電極４とガラス製基板３との間）に
は、ダミー７．７・・・がスペーサとして配置され、こ
れによりセルギャップがダミー７．７・・・の厚さに相
当する一定の値となる。

また、この液晶素子１においてガラス製基板２．３間の
空隙には、カイラルスメクチックＣ相を呈する強誘電性
液晶が注入されて液晶部８が形成されている。ここで、
強誘電性液晶としては、ＭＢＲ−８、ＭＯＲＡ−８ある
いはＣ９−１０１４（商品名　；チッソ（株）製）など
が用いられる。

このような構成の液晶素子ｌを作製するには、まず常法
によってガラス製基板２の内面にＩＴＯ等からなる透明
電極４を、またガラス製基板３の内面に同じ＜ＩＴＯ等
からなる画素電極５．５・・・および偽画素電極Ｉ６．
１６・・・を形成する。この場合に偽画素電極１６．１
６・・・は、画素電極４．４・・・に対して適宜な間隔
を置いて形成配置される。

次に、ガラス製基板３の内面に、画素電極５．５・・・
にそれぞれ対応せしめて薄膜トランジスタ６．６・・・
を形成する。また、これと同時に薄膜トランジスタ６．
６・・・に対応せしめて上記偽画素電極！６．１６・・
・上に、それぞれ偽薄膜トランジスタ１７．１７・・・
を形成してダミー７．７・・・とする。この場合に薄膜
トランジスタ６．６・・・の作製は、周知の技術により
各要素を順次積層ケることによってなされ、また偽薄膜
トランジスタ１７．１７・・・もこれと同様に各要素を
順次積層することによってなされる。そして、偽薄膜ト
ランジスタ１７．１７・・・を構成する各要素は、厚さ
あるいは形状等がそれぞれ精度良く形成され、したがっ
てこれら各要素を積層してなるダミー７．７・・・は全
で均一な厚さを有するものとなる。また、これらダミー
７．７・・・において、例えば偽絶縁膜１９の厚さは３
３０ｎｍ程度、偽半導体膜２０は２５０ｎｍ程度、偽ソ
ース−ドレイン電極２１は５６０ｎｍ程度、偽絶縁膜２
２は５５０ｎｏ＋程度などとされ、これによりダミ−７
全体としては２μｍ程度の所定の厚さとされる。

次いで、ガラス製基板２の透明電極４を形成した側をガ
ラス製基板３に対向させ、上記ダミー７．７・・・をス
ペーサとし、これらダミー７．７・・・の上にＬ記ガラ
ス製基板２を載置し、さらにエポキシ系接着剤などから
なる図示しない封止材により基板外周部を封止固定して
両基板を貼着し、セルとする。この場合、セルギャップ
（正確には透明電極３、画素電極４．４・・・の厚さを
差し引いたものとなる）はスペーサ、すなわちダミー７
．７・・・の厚さによって定まる一定の値を取る。

その後、上記ガラス製基板２．３からなるセル内に強誘
電性液晶を注入して液晶部８を形成し、さらにこのセル
に図示しない偏光板等を設けて液晶素子ｌとする。

このような液晶素子Ｉにあっては、各薄膜トランジスタ
６．６・・に対応して形成配置された複数のダミー７．
７・・・をスペーサとしているので、各ダミー７．７・
・・の厚さがそれぞれ精度良く形成されていることから
液晶素子ｌの全域に亙ってセルギャップが均一になる。

また、ダミー７の厚さを所定厚とすることにより、セル
ギャップを例えば２μｍといった強誘電性液晶の双安定
駆動特性を確保し得る狭隙とすることができる。さらに
、ダミー７．７・・・が薄膜トランジスタ６．６・・・
よりやや厚く（上記例では偽画素電極１６に相当する分
だけ厚く　）なっているため、薄膜トランジスタ６．６
・・・がガラス製基板２に押圧されて破壊されるという
不都合が防止される。

なお、上記例おいては、ダミー７．７・・・をそれぞれ
薄膜トランジスタ６．６・・・の近傍に形成配置したが
、これに限定されることなく、ダミー７．７・・・を任
意の位置に、さらに任意の個数形成配置してもよい。ま
た、上記例では、ダミー７を偽画素電極１６と偽薄膜ト
ランジスタ１７とから構成したが、偽薄膜トランジスタ
Ｉ７のみから構成してもよく、その場合に構成要素中の
−あるいは複数の要素を二重に積層するなどにより、ダ
ミ−７全体として薄膜トランジスタ６より厚く形成する
。

「発明の効果」以上説明したように、この発明の液晶素子は、薄膜トラ
ンジスタを形成した基板上に該薄膜トランジスタに対応
するダミーを形成し、該ダミーを基板間のスペーサとし
たものであるから、薄膜トランジスタに対応してダミー
の厚さが精度良く形成されることにより、液晶素子の全
域に亙ってセルギャップが均一になり、したがってギャ
ップむらに起因する表示特性の低下などを防止すること
ができる。また、ダミーの厚さを所定厚とすることによ
り、セルギャップを例えば２μ−といった強誘電性液晶
の双安定駆動特性を確保し得る狭隙とすることができ、
よって大面積の表示を必要とする大容量デイスプレィに
も好適に用いることができる。

さらに、この液晶素子では、ダミーが薄膜トランジスタ
より厚く形成されるので、薄膜トランジスタがガラス製
基板に押圧されて破壊されるという不都合を防止するこ
とができる。また、プラスチックビーズなどのスペーサ
を用いないため、これらスペーサの散布といった工程を
省いて生産コストの低減化を図ることができ、また該ス
ペーサが薄膜トランジスタ上に重なってこの薄膜トラン
ジスタを破壊せしめるといった不測の事故を防止するこ
ともできる。

【図面の簡単な説明】

第１図および第２図はこの発明の液晶素子の一具体例を
示すもので、第１図は液晶素子の概略構成図、第２図は
薄膜トランジスタおよびダミーの概略構成図である。 ■・・・・・・液晶素子、２．３・・・・・・ガラス製
基板、４・・・・・・透明電極、５・・・・・・画素電
極、６・・・・・・薄膜トランジスタ、７・・・・・・
ダミー、８・・・・・・液晶部。

Claims

【特許請求の範囲】対向する一対の基板間の空隙に強誘電性液晶が注入され
、上記基板の少なくとも一方に薄膜トランジスタが形成
された液晶素子において、上記薄膜トランジスタを形成した基板上に該薄膜トラン
ジスタに対応するダミーを形成し、該ダミーを基板間の
スペーサとしたことを特徴とする液晶素子。