JPH01923A - 液晶素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、強誘電性液晶を用い、かつスイッチング素
子として薄膜トランジスタを用いた液晶素子に関する。

「従来の技術Ｊ カイラルスメスチックＣ相を呈する強誘電性液晶を用い
た液晶素子は、この強誘電性液晶が双安定状態を有し、
表示のメモリ性を持ち、かつ高速の応答性を備えている
ことから、メモリ形デイスプレィ、高速シャッタなどに
応用されつつあり、特にマトリックス画素構造を有し大
面積の表示を必要とする大容量デイスプレィには好適に
用いら　　。

れるものとされている。そして、このような大面積の表
示を必要とする液晶素子には、通常各画素毎にスイッチ
ング素子として薄膜トランジスタが形成されている。

ところで、このような液晶素子にあっては、基板間の間
隔（以下セルギャップと呼称する）を均一にするのはも
とより、強誘電性液晶の双安定駆動特性の確保などのた
め、セルギャップを２μｍ程度の狭隙とする必要がある
。そして、２μｍ程度の狭隙を形成するための手段とし
て、例えば基板間に直径２μ鳳程度のプラスチックビー
ズ、ガラスファイバなどのスペーサを散布し、これによ
り所望するセルギャップを得ることが考えられる。

「発明が解決しようとする問題点」 しかしながら上記の液晶素子にあっては、プラスチック
ビーズなどのスペーサにより基板間に所定厚の狭隙を形
成した場合、スペーサ自身の径の不均一や散布による分
布の不均一により、ギャップむらが生じて表示特性に悪
影響を及ぼすという恐れがあり、さらにはスペーサが薄
膜トランジスタ上に重なってこの薄膜トランジスタを破
壊せしめるという恐れがある。

この発明は上記事情に鑑みてなされたもので、強誘電性
液晶の双安定駆動特性を確保し得るセルギャップを有し
、良好な表示特性を備えた液晶素子を提供することを目
的とするものである。

「問題点を解決するための手段」 この発明では、薄膜トランジスタを基板間のスペーサと
し、これによりセルギャップを所定厚とすることを上記
問題点の解決手段とした。

したがって、本発明の液晶素子にあっては、薄膜トラン
ジスタの厚さが精度良く形成されることから液晶素子の
全域に亙ってセルギャップが均一になり、また薄膜トラ
ンジスタの厚さを所定厚とすることにより、セルギャッ
プが例えば２μｍといった強誘電性液晶の双安定駆動特
性を確保し得る狭隙となる。

以下、この発明の液晶素子をその製造方法により説明す
る。なお、ここで説明する液晶素子は、画素電極と薄膜
トランジスタとの１組で構成された画素構成要素がマト
リックス状に多数形成されたもので、大容量のデイスプ
レィなどに適用されるものである。

まず、第１図に示すように常法によってガラス製基板１
，２の内面にそれぞれＩＴＯ等からなる透明電極３およ
び画素電極４．４・・・を形成する。

この場合にガラス製基板１，２としては、通常平面性の
高い研磨ガラス板が用いられるが、特にこれに限定され
ることなく、安価な無研摩ガラス板を用いてもよい。ま
た、画素電極４．４・・・はマトリックス状に形成配置
されたものである。

次に、画素電極４．４・・・を形成したガラス製基板２
の内面に、該画素電極４．４・・・にそれぞれ対応せし
めて薄膜トランジスタ５．５・・・を形成する。

これら薄膜トランジスタ５．５・・・は周知の構成から
なるものであって、それぞれ第２図に示すようにガラス
製基板２上に形成されたゲート電極６と、ガラス製基板
２上にゲート電極６を覆って形成された第１の絶縁膜７
と、この第１の絶縁膜７上に形成された半導体膜８と、
この半導体膜８上に形成されたソース電極９およびドレ
イン電極ＩＯと、これらソース電極９およびドレイン電
極！Ｏを覆って形成された第２の絶縁膜１１と、この第
２の絶縁膜ｌｌ上でゲート電極６の直上の位置に形成さ
れたライトシールド１２などからなるものである。

そして、このような薄膜トランジスタ５を作製するには
、まずモリブデン、クロムなどからなるゲート電極６を
形成し、次にガラス製基板２上に上記ゲート電極６を覆
って窒化ケイ素（ＳｉＮｘ）などの第１の絶縁膜７を被
覆形成する。次いで、この第１の絶縁膜７上に水素化ア
モルファスシリコンなどの半導体膜８を被覆形成し、さ
らにこの半導体膜８の上にソース電極９およびドレイン
電極ｌＯを形成する。その後、ソース電極９およびドレ
イン電極１０を覆って窒化ケイ素などの第２の絶縁膜！
ｌを被覆形成し、さらにゲート電極６の直上となる位置
にライトシールド１２を形成して薄膜トランジスタ５を
得る。ここで、該薄膜トランジスタ５．５・・・を構成
する各要素は、厚さあるいは形状等がそれぞれ精度良く
形成され、したがってこれら各要素を積層してなる薄膜
トランジスタ５．５・・・は全で均一な厚さを有するも
のとなる。また、これら薄膜トランジスタ５．５・・・
において、例えば第１の絶縁膜７の厚さは３３０ｎｍ程
度、半導体膜８は２５０ｎＩｌ程度、ソース電極９およ
びドレイン電極１０は５６０　ｒ＋ｆｆ＋程度、第２の
絶縁膜１１は５５０ｎｍ程度などとされ、これにより薄
膜トランジスタ５全体としては２μｍ程度の所定の厚さ
とされる。

次いで、第１図に示すようにガラス製基板１の透明電極
３を形成した側をガラス製基板２に対向させ、上記薄膜
トランジスタ５．５・・・をスペーサとして利用し、こ
れら薄膜トランジスタ５．５・・・の上に上記ガラス製
基板１を載置し、さらにエボキン系接着剤などからなる
図示しない封止材により基板外周部を封止固定して両基
板を貼着し、セルとする。この場合、セルギャップ（正
確には透明電極３、画素電極４．４・・・の厚さを差し
引いたものとなる）はスペーサ、すなわち薄膜トランジ
スタ５．５・・・の厚さによって定まる一定の値を取る
。

その後、上記ガラス製基板１．２からなるセル内にカイ
ラルスメクチックＣ相を呈する強誘電性液晶を注入して
液晶部１３を形成し、さらにこのセルに図示しない偏光
板等を設けて液晶素子とする。ここで、強誘電性液晶と
しては、ＭＢＦｔ−８、ＭＯＲＡ−８あるいはＯ３−１
０１４（商品名　；チッソ（株）製）などが用いられる
。

このようにして得られた液晶素子にあっては、各画素電
極４．４・・・に対応して形成配置される複数の薄膜ト
ランジスタ５．５・・・をスペーサとしているので、各
薄膜トランジスタ５．５・・・の厚さがそれぞれ精度良
く形成されていることから液晶素子の全域に亙ってセル
ギャップが均一になる。また、薄膜トランジスタ５の厚
さを所定厚とすることにより、セルギャップを例えば２
μｍといった強誘電性液晶の双安定駆動特性を確保し得
る狭隙とすることができる。さらに、薄膜トランジスタ
５．５・・・が各画素電極４．４・・・に対応して均一
に分布配置されていることから、例えば平面性が低くう
ねりを有する無研摩ガラス板をガラス製基板１．２とし
て用いても、これらガラス製基板１１２が均一に分布配
置された複数の薄膜トランジスタ５．５・・・によって
強制的に変形せしめられ、うねりが矯正されてガラス製
基板１，２内面が高度に平面化されることとなり、よっ
て高精度のセルギャップが確保できる。

「発明の効果」 以上説明したように、この発明の液晶素子は、薄膜トラ
ンジスタを基板間のスペーサとしたものであるから、薄
膜トランジスタ自身の厚さが精度良く形成されることに
より、液晶素子の全域に亙ってセルギャップか均一にな
り、したがってギャップむらに起因する表示特性の低下
などを防止することができる。また、薄膜トランジスタ
の厚さを所定厚とすることにより、セルギャップを例え
ば２μｍといった強誘電性液晶の双安定駆動特性を確保
し得る狭隙とすることができ、よって大面積の表示を必
要とする大容量デイスプレィにも好適に用いることがで
きる。

さらに、プラスチックビーズなどのスペーサを用いない
ため、これらスペーサの散布といった工程を省いて生産
コストの低減化を図ることができ、また該スペーサが薄
膜トランジスタ上に重なってこの薄膜トランジスタを破
壊せしめるといった不測の事故を防止することもできる
。

【図面の簡単な説明】

第１図および第２図はこの発明の液晶素子の一具体例を
示すもので、第１図は液晶素子の概略構成図、第２図は
薄膜トランジスタの概略構成図である。 １．２・・・・・・ガラス製基板、３・・・・・・透明
電極、・ｔ・・・・画素電極、５・・・・・・薄膜トラ
ンジスタ、１３・・・・・・液晶層。

Claims (1)

1. 【特許請求の範囲】 対向する一対の基板間の空隙に強誘電性液晶が注入され
   、上記基板の少なくとも一方に薄膜トランジスタが形成
   された液晶素子において、 上記薄膜トランジスタを基板間のスペーサとしたことを
   特徴とする液晶素子。